Cadence GDDR6 IP獲台積電6奈米製程認證

作者 : Cadence Design Systems

GDDR6 IP由Cadence PHY和控制器設計IP與驗證IP (VIP) 所組成,目標針對超高頻寬的記憶體應用,包括超大型運算、汽車、5G通訊及消費性電子,特別有關於人工智慧/機器學習(AI/ML) 晶片中的記憶體介面。

益華電腦(Cadence Design Systems)宣佈其GDDR6 IP 獲得台積電6奈米製程(N6)矽認證,可立即用於N6、N7與還有即將到來的N5製程技術。

GDDR6 IP由Cadence PHY和控制器設計IP與驗證IP (VIP) 所組成,目標針對超高頻寬的記憶體應用,包括超大型運算、汽車、5G通訊及消費性電子,特別有關於人工智慧/機器學習(AI/ML) 晶片中的記憶體介面。使用Cadence與台積電技術,客戶能更快速且低風險地設計出連接GDDR6記憶體的晶片。

傳統上GDDR記憶體被用於繪圖應用中,而DDR和LPDDR記憶體則供多數其他類型的運算使用。隨著我們進入需要比以往DDR和LPDDR所能提供、更大記憶體頻寬的新運算紀元,業界已轉向GDDR6 DRAM記憶體,以提供滿足最新世代運算裝置需求所需的記憶體頻寬。

Cadence GDDR6 IP提供超過例如DDR5和LPDDR5其他最新世代標準2倍的資料率,而其需要GDDR6設計IP中的新體系結構與技術。汲取自Cadence在DDR和高速訊號雙方面的獨特經驗,其GDDR6 PHY IP允許每一pin的頻寬在全範圍的運行條件下,高達16Gbps、每晶片達512Gbps秒,以低運轉功耗、低閒置功耗及低位元錯誤率(BER)達到更高可靠性與更大頻寬。

GDDR6的設計在最先進的台積電N5製程中甚至能達到更快速度。對應的GDDR6控制器IP提供結合衍生自Cadence DDR控制器設計之效能與可靠性的強大功能組合。

台積電設計建構管理處資深處長Suk Lee表示:「Cadence GDDR6設計IP和台積電N6製程結合,實現針對AI/ML、超大規模與其他運算密集型應用的矽設計,我們期望和Cadence的持續合作關係,協助我們的客戶使用台積電先進製程技術並受惠其強大效能和改善功耗的高效設計解決方案」。

Cadence IP事業群研發副總裁Sanjive Agarwala說:「Cadence已推出基於台積電N6與N7製程的GDDR6設計IP。現在我們針對GDDR6的最新PHY和控制器設計IP,可就台積電的N6和N7製程而提供16Gbps的DRAM資料率,使其成為台積電先進製程中裝置系列中的第一個。此外,針對台積電N5製程的GDDR6已設計定案。」

美光科技運算暨網路事業部副總裁暨總經理Malcolm Humphrey指出:「美光的GDDR6記憶體正快速取得超越繪圖並進入新興領域的推進力,例如人工智慧與機器學習、網路及專業視覺化,這些需要高頻寬的解決方案,Cadence IP在最新台積電N6與N7製程技術中的重要作用,加上美光的GDDR6記憶體,正加速業界下一代記憶體密集需求運算解決方案的產生。」

GDDR6 IP支援Cadence智慧系統設計策略,實現先進製程SoC的設計長處。運用來自Cadence矽認證的DDR與高速SerDes設計的IP技術,搭配Cadence 驗證IP的完整驗證功能,讓客戶研發設計SoC時更具信心。

 

掃描或點擊QR Code立即加入 “EETimes技術論壇” Line 群組 !

 EET-Line技術論壇-QR

發表評論