製程節點數字越小越好? 英特爾解密10nm SuperFin

作者 : Susan Hong, EE Times Taiwan

英特爾(Intel)在「台灣英特爾架構日」呼籲業界回歸「摩爾定律」以電晶體密度定義製程節點,並強調其最新的10nm SuperFin效能,「相當於代工廠的7nm製程」...

針對業界輿論關於先進製程的優勢論戰,以及普遍對於製程節點命名法的不一致,英特爾(Intel)在日前的「台灣英特爾架構日」呼籲業界回歸「摩爾定律」以電晶體密度定義製程節點,並強調其最新的10nm SuperFin效能較前一代大幅提升了20%,「相當於代工廠的7nm製程」。

英特爾由於新一代製程遭遇瓶頸,7nm預計將延後到2022年問世,引發市場負面評論。對此,英特爾新竹辦公室總經理謝承儒期望業界打破對於製程數字的迷思,回歸以電晶體密度的方式命名技術節點。

從半導體製程的演進來看,一般的認知是以數字表示(如14nm, 7nm…)的製程節點越小越好。但他質疑,「這些節點數字是否足以表現電晶體的複雜度?當今的製程節點究竟該如何定義?」

他解釋說,半導體產業傳統上根據電晶體的閘極長度(gate length)來決定製程節點(如3um、1.5um…),但這樣的命名方法從0.25um後開始脫節。隨著製程技術進展,電晶體架構逐漸發生變化。「當平面電晶體轉變為3D的鰭式(Fin)電晶體後,還必須考慮到鰭的間距、寬度或高度,甚至電晶體密度等,而且FinFET的效能以及可微縮面積都較傳統電晶體大幅提升了,並不適合傳統上僅以所接觸的閘極長度來定義製程節點。」

1:當平面電晶體演進為3D FinFET,很難再用傳統的閘極長度來定義製程節點。 (來源:Intel

眾所週知,摩爾定律是指在相同晶片面積上可容納的電晶體數,每隔24個月將會增加1倍。謝承儒說,英特爾同樣基於摩爾定律的精神來定義其製程節點,「隨著製程的微縮,如果只用1半的晶片面積,但增加了一樣多的電晶體數量,同樣符合了摩爾定律的條件。」

因此,在為製程節點命名時,英特爾逐漸發展為遵循縮減一半晶片面積的摩爾定律——為了讓晶片面積縮小一半,每一代製程都在每一邊縮小70%。從90nm、65nm、32nm…到14nm,每2年進展一次新的製程節點。

2:從90nm10nm英特爾每一代新製程的晶片面積縮減一半(0.7×0.7),以持續提高電晶體密度。例如14nm較前一代22nm製程在相同面積可加進更高2.7倍的電晶體數。(來源:Intel

然而,並不是所有的業者在命名製程節點時都考慮到這些邏輯,因此,英特爾指出,如今很難僅根據製程節點數字來比較其與代工廠的競爭技術。

10nm SuperFin vs代工廠7nm

從效能方面來看,如同其14nm進展到14+、14++的效能提高了20%,英特爾最新10nm SuperFin製程經歷10nm、10+nm的改善後,同樣提升了20%的效能,這已經「相當於代工廠的7nm製程性能」。

英特爾的10nm SuperFin是打造其最新第11代Core行動處理器Tiger Lake的重要支柱,在前一代的10nm基礎上結合其增強型FinFET電晶體與Super MIM電容,改善閘極製程與間距,以驅動更高的通道遷移率,使電荷載子更快速移動;同時增強了源極和汲極外延磊晶生長,以降低電阻並改善應力,允許更多電流通過通道,實現更高效能。

3:英特爾10nm SuperFin結合其增強型FinFET電晶體與Super MIM電容,實現更高20%的效能。(來源:Intel

此外,Super MIM電容採用新型Hi-K介電材料,可在厚度僅數埃(10-10公尺)的超薄層中形成重複的「超晶格」結構,因而可在相同面積提供更高5倍的容值,並改善電壓驟降以提高產品效能。英特爾指出,這項業界首創的技術也領先於其他製造商的現有製程能力。

電晶體架構和材料的創新,造就10nm SuperFin成為英特爾至今最先進的製程技術節點。以密度來看,10nm SuperFin較其14nm約提高了2.7倍(每平方毫米晶片面積封裝超過1億顆電晶體),比起以往的任何製程技術都更快速也更高效,足以媲美於當今代工廠的7nm。謝承儒說,英特爾接下來還將持續發展enhanced SuperFin,進一步提升效能。

 

本文同步刊登於電子工程專輯》雜誌2020年10月號

掃描或點擊QR Code立即加入 “EETimes技術論壇” Line 群組 !

 EET-Line技術論壇-QR

發表評論