為什麼數位晶片不全體進入7nm製程?

作者 : 黃燁鋒,EDN China

如果沒有一定的晶片出貨量來攤薄成本,那麼就無法承擔得起對應的製程。比如最尖端製程勢必最昂貴,相應的,可以採用更老的製程。而市場容量越小,能用的製程就越便宜,甚至次代製程都可能用不起。

延伸上述問題,實際上還可以用於解讀,為什麼Nvidia GeForce RTX 3080沒有採用7nm製程,或者很多物聯網(IoT)晶片沒有採用7nm製程。也許很多人在大方向上很清楚,未能採用最尖端製程是基於成本的考量。

那麼具體是什麼樣的成本問題,讓諸多領域的數位晶片都無法採用最尖端製程呢?結合前年MIT發佈的一篇報告,The Decline of Computers as a General Purpose Technology: Why Deep Learning and the End of Moore’s Law are Fragmenting Computing,以及EDN China去年採訪賽靈思中央工程部晶片技術副總裁吳欣,大致能夠解答這個問題。

 

總結一句話,晶片具體的應用市場,決定了晶片本身採用的製程。以下詳述:

暫且不談還未廣泛應為用的台積電5nm製程。半導體產業協會(SIA)於2017年估算,針對新一代技術節點建置工廠(也就是台積電7nm節點,或者英特爾的10nm節點——通常認為這兩者是同一代製程節點),配套製造設備,大約需要70億美元。在過去25年間,建構最新製程節點工廠的投入每年平均提升11%,如果加上製程開發,則可將成本每年推升13%(2001~2014)。

要抵消這些固定成本的急劇提升,一方面自然是要求半導體產業本身的成長、更大的市場規模,以企業更高的產量來攤薄固定成本。另一方面,則在成本和市場增長不對等的情況下,導致一部分市場玩家離開,那麼剩餘的市場玩家就要進一步獲取市場,拿到更大的銷量來再來攤薄成本——這一點原本就是趨勢,從2002年至今,能玩轉最先進製程的晶圓廠已經所剩無幾。在GlobalFoundries退出7nm競爭之後,市場上還能做最先進製造製程的企業現在就只剩下英特爾、台積電和三星了。

英特爾過去10年的R&D投入變化。(資料來源:YCHARTS)

 

英特爾的10nm/7nm製程在難產一點也不讓人意外。粗略地算,在上述兩個條件同時滿足的情況下,現有的市場參與者才剛好讓這一市場的增長率(理想情況下如果市場份額在幾個參與者間均分,則結合歷年資料,企業年複合成長率約為14%),和前述13%成本提升兩相抵消,並有盈餘。那麼依照固定成本還在推升的趨勢,未來參與者還需要進一步侵吞競爭對手,才可能獲得生機。

這種趨勢是不能持續的。在市場容量有限的情況下,製造商真正的解決方案很顯然,是被迫減緩新技術節點的反覆運算,或者透過其他方式來控制成本。

市場的這種整體惡化,實際對英特爾產生了很大的影響——英特爾一直以來的主要營收支柱就依賴最新製程,所以市場實際狀況對英特爾的打擊也遠高於三星和台積電,台積電更早的節點也是其重要營收來源。英特爾工廠的固定成本與可變成本之比,在過去10年間從60%攀升到了超過100%。

要解決成本控制問題主要有兩種方法,一是推高產品的平均售價獲得更高的利潤;二是減緩新節點製程的更新步伐,把新製程的反覆運算週期推遲一年。實際上英特爾同時採用了這兩種方案,拋開技術層面的問題不談,推遲製程反覆運算也算是個必然選擇,無怪乎擠牙膏的市場現狀。

從SPECint的測試資料來看,1985~2005年通用電腦每年平均跑分成績提升52%,而在2005年之後掉到每年22%,預計到2020~2025年期間這個數字還要縮減。美國勞工統計局的資料為,通用處理器相同成本下,2000~2004年每年性能提升平均為48%,2008~2014年則為8%。

總結一句話就是,如果沒有一定的晶片出貨量來攤薄成本,那麼就無法承擔得起對應的製程。比如最尖端製程勢必最昂貴,相應的,可以採用更老的製程。而市場容量越小,能用的製程就越便宜,甚至次代製程都可能用不起。

尖端製程的製造成本在上升,實際上設計成本也在上升。所以是兩方面的。以下這個段落,援引一部分採訪時獲得的資訊。首先還是給上面的段落,補充說明製造成本的攀升問題:

從28/20nm開始,製造成本就開始上升得比較多。主要原因是多次曝光(multi-patterning)。以前還是用193nm的微影技術。到了20nm,只能透過多次曝光去曝出這些比193nm自身小了很多的線條。這樣一來微影的成本就增加了。簡單來說,本來是一次曝光,現在兩次:原來一台機台一天可以做2,000片晶圓,若兩次曝光就只能做1,000片了。一片晶圓從頭到尾大概需要幾十次的微影步驟,如果其中有一半需要兩次曝光,成本就增加了25%。

單就微影技術來說,整個業界花了二三十年的時間把EUV做出來,今後幾代微影都會使用EUV。在3nm以後,大概EUV本身就需要multi-patterning,或者加上High-NA。EUV微影機,一台機台就需要2億美元。台積電、英特爾的新製程生產線都需要十幾台這樣的設備,這些都是製造成本攀升的主要因素。

2002~2014年,最新節點製程製造商的數量變化。(資料來源:MIT)

 

然後是設計成本部分。以前製程反覆運算,設計晶片只需要瞭解65nm比90nm小多少,寄就可直接把90nm上的設計,用到65nm製程上,重新設計一馬上就能執行,整個過程半年、一年就完成了。但現在,7nm和16nm有很多不一樣的地方,不能把16nm的設計直接放到7nm去用,從架構到設計,到後面每部分工作都不一樣——唯有重新最佳化才能做到最好的最佳化。

所以說,如果應用尖端製程進行設計,那麼設計越來越複雜,設計週期變長,需要的人員變多。做設計,過去可能只需要1年,現在就需要2年;參與晶片設計的人員過去可能是1,000人,現在變成2,000人(或4,000人/年),成本提升4倍。這對晶片設計而言就成了很大的負擔,必須要有足夠多的錢和人才,才能把晶片做出來。

現在和過去相比,每一代增加至少30~50%的設計成本。採用尖端製程,自己設計生產晶片,要準備好4,000人/年,做出來之後4,000人還要再做下一代。有多少業務能夠承受這樣的設計成本?有多少企業能夠自己做晶片?即便Google的TPU部門也並不是很大,遠不到自己設計、維持、營運的程度,其他的晶片供應商在這方面在為Google提供服務,這也是因為Google有資金,並不是人人都能做。

以前一年超過幾十萬顆的量,就可以自己做ASIC。但現在不是

…完整閱讀請連結EDN Taiwan網站

掃描或點擊QR Code立即加入 “EETimes技術論壇” Line 群組 !

 EET-Line技術論壇-QR

發表評論