為摩爾定律「續命」 先進封裝技術扮要角

作者 : Rich Quinnell,EDN

為繼續提高半導體元件的電晶體密度,產業界已經開發出幾種先進的封裝技術,可讓多顆晶片整合在小巧、高性能的封裝中,功能運作就像是單個零件。

摩爾定律(Moore’s Law)半導體製程上的影響力已經式微,先進封裝技術拿起了接力棒。扇出型晶圓級封裝(FOWLP)等先進技術可以提高元件密度、性能,並突破晶片I/O數量的限制。然而要成功利用這類技術,在晶片設計之初就要將封裝納入考量。

過去數十年來,半導體製程已經將晶片中電晶體線寬從數十微米(micron)逐步縮小到幾奈米(nanometer)等級,IC內部電晶體密度大約每18個月就會增加一倍,這就是著名的摩爾定律。但在此同時,設計和製造成本不斷上升、臨界餘裕度逐漸縮小,再加上其他許多挑戰,都阻礙半導體技術進一步的發展。此外,隨著單晶片內電晶體密度不斷提高,也為晶片連結帶來一些問題,例如I/O接腳數量以及晶片間互連速度都遭遇限制。

這些限制在需要大量高頻寬記憶體的應用——如邊緣人工智慧(AI)和雲端系統——中尤其是問題,為了解決這些問題並繼續提高元件密度,產業界已經開發出幾種先進的封裝技術,可讓多顆晶片整合在小巧、高性能的封裝中,功能運作就像是單個零件。

其中一種先進封裝技術就是FOWLP,已經被應用在大量生產的行動裝置中。FOWLP製程是指將個別晶片安裝在被稱為重分佈層(redistribution layer,RDL)的矽中介層(interposer)基板上,提供晶片之間的互連以及與I/O焊墊之間的連結,所有這些都包在一次成型的封裝中。

「面朝上」和「面朝下」方法

FOWLP有多種變化,每一種的製造步驟略有不同,並有多家供應商可供選擇。如圖1所示,FOWLP封裝能採用「先模封」(mold-first)製程實現,裸晶可以面朝下或面朝上安裝;或者使用「先RDL」(RDL-first)方式組裝。

圖1 FOWLP技術包括mold-first和RDL-first等不同變化。(圖片來源:Micromachines)

「先模封」(EETT編按:又稱「先晶片」)方法以臨時接合或熱釋放層(thermal release layer)將裸晶附著於載板,然後將其包覆封裝。如果裸晶面朝下安裝,接下來就是釋放臨時層、黏RDL、鑲錫球、完成封裝;如果裸晶是面朝上安裝,還需要一些額外步驟。

首先,在包覆前必須添加銅柱以擴展個別裸晶的I/O連結;包覆後,必須將模封的背面磨細以露出銅柱,再黏上RDL層、鑲錫球。

在「先RDL」(EETT編按:又稱「後晶片」)製程中,RDL則是以臨時釋放層黏附於載板,裸晶再與RDL黏附;然後就是包覆、釋放臨時層、鑲錫球。無論是「先模封」或「先RDL」,最後一個步驟都是將封裝好的成品切割成一顆顆零組件。

不同的方法在成本與性能上有不同的折衷。以成本來看,「先模封」、「面朝下」方法免除製作銅柱和背面研磨步驟,製造成本較低,適合低I/O數量的應用;但它會有裸晶移位、晶圓翹曲(wafer warpage)等問題,使其在複雜多晶片封裝的應用上受限。

「面朝上」方法能避免這些問題,而且由於晶片背面是完全露出,有利於散熱。「先RTL」方法的優勢在於,製造過程中可以採用已知合格裸晶(KGD),而提高了良率。

從性能方面來看,「面朝下」方法的連結路徑比其他兩種方法短(圖2);此外其他兩種方法都需要銅柱來擴展與RDL的連結,而且

…繼續閱讀請連結EDN Taiwan網站

 

本文同步刊登於《電子工程專輯》雜誌2020年11月號

 

 

掃描或點擊QR Code立即加入 “EETimes技術論壇” Line 群組 !

 EET-Line技術論壇-QR

發表評論