創意D2D方案開創旗艦級SoC新時代

作者 : GUC

採用InFO_oS的Glink具備模組化、可擴展和高良率多晶片ASIC的成本效益。而基於CoWoS的Glink則被客戶用於具備HBM記憶體的多晶片ASIC。

創意電子(GUC)發佈其成功通過矽驗證的GLink介面,該介面使用台積電 7奈米製程和InFO_oS先進封裝技術,為人工智慧、高性能運算和網路等應用實現多晶片整合與系統擴展。

採用InFO_oS的Glink具備模組化、可擴展和高良率多晶片ASIC的成本效益。而基於CoWoS的Glink則被客戶用於具備HBM記憶體的多晶片ASIC。實驗證明,每1mm的邊界線(beachfront),全雙工通訊量為0.7 Tbps,僅消耗0.25 pJ /bit (每1Tbps全雙工通訊量耗電為0.25瓦),且晶片之間的通訊無差錯。在所有製程-電壓-溫度測試條件,測試結果與矽前模擬數據完全一致。

GLink的功耗比通過封裝基板進行超短距離SerDes通訊的替代解決方案低6到10倍。對於每10 Tbps的全雙工通訊量,它的功耗比其他基於SerDes的介面少15到20瓦。GLink IP佔用的晶片面積僅需1/3,同時支援InFO_oS和CoWoS先進封裝。

下一代GLink IP支援每1mm邊界線1.3 Tbps的無誤碼全雙工通訊量,具有相同的0.25 pJ/bit功耗,已經提供客戶可以在台積電5奈米製程上使用。之後一代的GLink使用台積電5奈米和3奈米製程,支持2.7Tbps/mm無誤碼全雙工通訊量,功耗同樣為0.25pj/bit,將於2021推出。每條邊界線有如此低的功耗/面積和高效率的流量,使GLink IP成為人工智慧、高性能運算和連網應用的完美選擇。

 

 

掃描或點擊QR Code立即加入 “EETimes技術論壇” Line 社群 !

 EET-Line技術論壇-QR

發表評論