Chiplet怎麼「玩」?AMD分享經驗

作者 : Don Scansen,EE Times專欄作者

AMD資深副總裁、研究員暨產品技術架構師Sam Naffziger在ISSCC詳細介紹了該公司採用Chiplet的動機,以及將處理器功能區塊分解為分別適合先進製程節點與較成熟製程節點的特製切片之挑戰所在...

系統級單晶片(SoC)的功能整合由IP區塊轉向一個個實體小晶片(Chiplet)的技術,是近來被熱烈討論的話題;而從剛落幕不久的2021年度(以虛擬形式舉行)的國際固態電路會議(ISSCC)上有一整場論壇聚焦於Chiplet,更可以看出這種新設計典範受重視的程度。

在ISSCC的Chiplet論壇上總共有8場聚焦該技術的簡報,其中有三場提供了市面上已有之系統成果、技術趨勢的概況介紹,以及加速這種新設計方法必備的產業生態系。

AMD的Chiplet設計案例分享

AMD最新系列微處理器就是以採用Chiplet方法最佳化其設計,並為晶片選擇最適合的技術節點而聞名。AMD資深副總裁、研究員暨產品技術架構師Sam Naffziger在ISSCC詳細介紹了該公司採用Chiplet的動機(主因是晶圓製程節點的進展速度減緩),以及將處理器功能區塊分解為分別適合先進製程節點與較成熟製程節點的特製切片之挑戰所在。

Naffziger的案例研究分享是EPYC伺服器處理器的開發;他指出,以多晶片組合電路的方法不是全新的,在以往業界曾採用陶瓷基板製作多晶片模組(MCM),後來又轉向採用有機基板;「摩爾定律走向終結,再加上封裝技術的演進,開創了多晶片/Chiplet方法的新時代。」

對AMD來說,Chiplet最大的「賣點」在於能改善單顆良品裸晶的成本,較高良率是較小尺寸晶片的天生優勢,因此AMD向晶圓代工業者採購的每一片晶圓最後會有較少的故障裸晶。大尺寸裸晶上任何一個地方出現缺陷都會是致命傷,若將之分為四顆小的,其中一顆故障還能有三顆可以出貨的產品,而不是一整顆大晶片報廢。

Naffziger表示,將單晶片設計改為MCM型態,一開始的自然想法可能會是在第一代設計時,得為額外矽晶圓面積付出高昂代價。其實不是這樣。

AMD計算出,以Chiplet方法製作EPYC處理器時,會需要比單一晶片多出10%的矽晶圓面積做為裸晶對裸晶的通訊功能區塊、冗餘邏輯(redundant logic)以及其他附加功能,但最後整個Chiplet形式處理器的晶片成本,比單晶片處理器節省了41%。能節省40%矽晶圓成本似乎是很難仿傚的艱難任務;那麼第二代的EPYC產品又達到了甚麼成就?

 

AMD採用Chiplet方法製作的第一代EPYC處理器,在成本上比單顆晶片更低。

 (圖片來源:ISSCC 2021)

 

儘管摩爾定律趨緩帶來了許多挑戰,AMD與其他高性能運算(HPC)業者仍意識到,市場領導地位仍需要採用最尖端的製程技術,但最新製程節點的高昂成本是一個嚴重問題,在技術演進至14/16奈米以後,該趨勢更是急遽升高。

幸好Chiplet解決方案提供了在成本與性能上的最佳化。AMD將EPYC設計分成多個部份,讓CPU功能採用最新7奈米節點,類比與I/O功能區塊則使用不那麼先進的技術。這是非常合理的作法,因為類比電路無法獲益於電晶體或導線間距的微縮;更引人注意的是,與數位電路相較,傳遞訊號的I/O本身凸塊間距微縮進展相當緩慢。

 

AMD計算每顆良品裸晶面積晶圓成本。

(圖片來源:ISSCC 2021)

精益求精

第二代EPYC運算複合晶片(compute complex die,CCD)有86%面積為CPU與L3 SRAM記憶體,這似乎是對更昂貴之7奈米技術非常有效益的運用。類比與I/O是高性能桌上型PC與伺服器處理器設計中很重要的部份,這一點從EPYC 2產品有相當大的I/O裸晶(IOD)就明顯可以看出;這類晶片可容納大量串列數據如PCIe (在EPYC 2上有128通道)與DDR通道。

 

AMD在EPYC上採用的Chiplet技術演進。

(圖片來源:ISSCC 2021)

 

Chiplet解決了晶片設計上的一個問題,同時也帶來新的挑戰──怎麼「切」晶片就是首先會遇到的難題;要在一片封裝基板上連結9顆「小晶片」,是一個大工程。不過,將EPYC 2推向真正「混搭」Chiplet設計所付出的努力,是有所回報的。

AMD的設計具備採用較便宜14奈米製程技術的IOD,支援完整產品的核心數與性能,但成本更低,以24到48核心的處理器來說,成本只有單晶片的一半。AMD指出,較大的核心產品甚至不能以單晶片形式實現;從這些結果來看,Chiplet其實是無可替代的唯一前進途徑。

展望未來,Naffziger看到了一些減少連結開銷的可能性,像是減少中介層(interposer)與更密集互連、直接在運算裸晶上堆疊記憶體,以及超越只有記憶體裸晶的真正3D堆疊。

…不過除非擁有一個完整且開放的生態系統,Chiplet仍然只會是少數頂尖晶片大廠會採用的解決方案,而晶圓代工業者將扮演一個關鍵角色;台積電在這方面的規劃為何?接下來的文章將有來自該公司Pathfinding for System Integration副總經理暨卓越科技院士余振華(Douglas Yu)在ISSCC 2021上的分享,敬請期待!

編譯:Judith Cheng

 

 

 

 

加入我們官方帳號LINE@,最新消息一手掌握!

發表評論