改善EDA和工具以應對SoC設計挑戰

作者 : Chouki Akouf,Defacto Technologies執行長

隨著系統複雜性的不斷提高,SoC設計團隊承受著越來越大的壓力,而傳統的設計方法和工具已達到極限,因此EDA必須不斷突破才能應對不斷發展的SoC設計挑戰…

系統單晶片(SoC)無所不在,尤其是服務於新興細分市場的電子產品中,例如5G、自動駕駛車和人工智慧(AI)。這些複雜的業務需要即時處理每秒數十億次的操作,隨著系統複雜性的不斷提高,SoC設計團隊承受著越來越大的壓力。他們要以前所未有的更低成本和更短時間交付更高效的產品,而傳統的設計方法和工具已達到極限,電子設計自動化(EDA)必須不斷突破才能應對不斷發展的SoC設計挑戰。 SoC設計從整合步驟開始,期間必須完成所選智慧財產權(IP)模組的互連。SoC設計目前所面臨的挑戰是要在緊迫的期限內實現最佳功耗、性能和面積(PPA)組合,同時還需控制工程成本。在傳統的EDA設計流程中,每項任務(功耗、架構、測試等)都由一支超專業的工程師團隊執行,要完成設計,不同團隊之間必須進行緊密溝通和持續的資訊交換。而每一次新反覆運算(亦稱迭代)都會重新啟動資訊交換過程,因此,反覆運算次數越多,對項目最終成本和完成時間的影響就越大。 傳統SoC整合流程之所以不可避免地產生多次反覆運算,是因為寄存器傳輸級(RTL)設計需要不斷微調和逐步最佳化,直到RTL2GDS合成流程實現最佳PPA結果為止。另外,前代項目軟IP核心的設計複用率需要提高到較高的程度,才能將設計價值最大化,並使IP核心和SoC成為現成的商品。因此,設計方法必須做出創新變革,徹底顛覆傳統EDA範例和工具,才能完成當今SoC項目要求的更多工,而又不會佔用過多的工程資源。值得注意的是,大多數EDA創新預計都將在架構層級、在SoC整合期間,以及RTL2GDS實施之前進行。 以下所述的創新方法將有助於應對SoC目前面臨的挑戰。  

圖1:設計資訊的綜合處理。

(來源:DeFacto Technologies)

  更早開始SoC建構過程 加速SoC建構過程需要EDA設計工具在處理設計資訊時實現更高程度的自動化。本文介紹的解決方案包含了一個可容納多種設計領域和格式的統一資料庫,在SoC建構過程中,必須儘早考慮所有設計資訊,包括RTL、時序限制、功耗、物理實現和測試。 在實際操作中,這種方法應允許非領域專家做出重要的設計決策。例如,CAD工程師或RTL設計人員將能夠擁有建構從設計裝配到合成第一個SoC配置的能力。 最大化設計複用率 為複雜的SoC建構可配置的IP子系統時,會消耗大量資源。因此,要降低SoC設計的總體成本,需要遠高於傳統的IP複用率;而實現這一點,則需要新型的設計複用方法和工具。在SoC整合過程中,EDA工具必須提供具有基本和高階設計提取功能的通用API。 以低功耗應用的SoC整合需求為例進行說明。電源架構或示意圖可以透過統一電源格式(UPF)資料庫獲得,在進行組裝或提升SoC級功率資訊之前(圖2a),不同模組的功耗資訊被提取出來。傳統上,功耗提取是一個繁瑣的手動過程。但現在,UPF降級(UPF demotion,圖2b)正逐漸成為一個要求完全自動化的過程。  

圖2:SoC整合過程中的功耗設計複用,頂層功耗整合(a)來自於功耗設計提取(b)。

(來源: DeFacto Technologies)

  促進設計空間的探索 傳統SoC整合方法的另一個缺點是自動化不足,不能探索設計空間並確定最佳PPA設計配置。手動運作多個假設場景會耗費過多工程資源,從而使設計團隊無法獲得最佳解決方案。 配備了物理設計資訊之後,EDA工具應透過在RTL創建不同的設計配置,以實現具有物理意識的SoC組裝。這允許RTL檢測和糾正以往設計人員只有在合成後才可能發現的問題,如連線性問題,其可能會使佈局佈線(P&R)變成一場惡夢。 讓EDA工具更加智慧化 AI及其衍生(尤其是機器學習,ML)應用正在不斷擴展。在解決SoC設計難題時,EDA社群不應忽視ML演算法可能帶來的優勢。從系統層級到物理實現設計,每個EDA工具通常都基於複雜的演算法建構而來,而與設計任務(模擬、形式驗證、綜合、DFT、P&R等)無關。現在關鍵就在於如何使此類演算法與AI/ML相容,並使其在執行大量設計專案時,從大量可用的收集資料中獲益。 讓我們以一個簡單的SoC頂層模組整合為例。AI/ML的典型輸出應是能夠實現優秀PPA的SoC配置最佳選擇,例如更小的面積或CPU time的大幅降低。但沒有真實的生產資料,凸顯不出AI/ML的價值,因此,EDA工具供應商與最終用戶之間的緊密協作才是成功的關鍵因素。 總而言之,相比其他產業(例如機器人技術和醫療保健)採用AI/ML的步伐,EDA工具供應商的AI/ML計畫顯得尤為保守,但AI/ML對於EDA的重要性實不容業界忽視。 (參考原文:To Conquer SoC Design Challenges, Change EDA Methods and Tools,by Chouki Akouf) 本文同步刊登於《電子工程專輯》雜誌2021年5月號      

發表評論