高效率寛電壓輸出之小型化電源方案分享

2021-05-20
作者 洪士恆,英飛凌科技(Infineon)資深主任工程師

隨著半導體材料與製程的進步,或是突發其來的機構設計靈感,讓我們能持續見證電源尺寸不斷地突破即有限制,完成不可能的任務…

高功率密度電源設計一直是電源界最夯的議題,近年來各式消費型產品文宣皆著墨在小型化與輕量化的設計。隨著半導體材料與製程的進步,或是突如其來的機構設計靈感,讓我們能持續見證電源尺寸不斷地突破既有限制,完成不可能的任務。 當下電源產業受惠於消費者對於高速網路、運算速度與高畫質的追求,系統用電量增加造就新的市場需求,新系統亦配載更高的蓄電力用以延長使用時間,需要更高的充電功率。此外,單電壓充電器在市場上已逐漸無法滿足需求,因使用者可能擁有多個不同電壓的智慧裝置,例如9V快充功能手機、15V平板電腦與20V的筆記型電腦。為減少外出便攜的重量,或維持桌面整潔,消費者傾向使用支援寛電壓的電源,同時Type-C支援系統線材的整合,推波助瀾下帶動整個PD市場持續成長。   目前規範下的PD電源20V最大可支援100W,可應用於高運算處理規格的筆記型電腦或中大型顯示器。此高功率產品的市場需求有增加的趨勢,只要電源供應75W以上就須謹守IEC 61000-3-2功率因素相關規範,即便是暫態時間為數分鐘或數秒鐘,而電源電路包含的功率因數校正(PFC)電路,電路架構幾乎採用臨界導通模式的升壓轉換器(Critical Condition Mode Boost),鮮少有變化。針對PFC後端的PWM級,較少文獻在此應用條件下比較架構特點,本文將與讀者分享各常用架構與混成返馳式(Hybrid Flyback)應用於寛電壓電源的優勢,並分享半導體元件封裝選用概念,本文最終分享一個100W小型化PD電路平台採用混成式返馳式架構,供讀者參考。  

圖1:USB PD規範電流與功率對應圖。

  關於高效率DC-DC轉換器,一般設計直覺會聯想到半橋諧振轉換器,在業界方案也較為純熟。然而,針對寛範圍輸出的應用,若以LLC (圖2右上)設計可支援廣範圍電壓增益的諧振槽,除了採用相對漏感於激磁電感的比例較大的設計方式,或是採用常見於LED照明的LCC架構,可降低輸出輸出電壓範圍內的頻率變化,但增加磁性元件成本與初級導通損耗仍使產品應用受限。回歸至效率最佳化後的LLC架構,在輸出端增加一降壓轉換器可支援寛電壓輸出,並在輸出滿電壓條件下旁路降壓轉換器,在此條件下可取得高效率,但此舉也會增加電路空間與零件數量,使功率密度無法最佳化。因此,當今PD應用首選架構仍多以返馳式為主。  

圖2:電路架構比較圖。

  回歸到傳統型返馳式架構(圖2左上)普遍應用於寛電壓輸出,若要進一步提升電路效率,必須有漏感能量回收機制,將漏感能量轉移至諧振電容或輸入端,而轉換器須藉由啟始的負向電流達成零電壓切換(Zero voltage switching,ZVS)以降低開關切換損耗,因此電路拓撲將有2個開關元件。圖3右上的主動位箝位型返馳式轉換器(Active-Clamp Flyback,ACF),相較於傳統返馳式轉換器增加上臂開關,其提供路徑將回收漏感能量的電容透過變壓器導引至變壓器次級側,並且上臂與下臂開關導通前的初始狀態為負電流,開關皆可達成零電壓切換。  

圖3:HFB簡易動作原理。

  圖3右下方架構屬於半橋的一種,其主開關位置連接至輸入端母線電壓,諧振電容則與變壓器串聯,初級側看起來近似於LLC架構,次級側與返馳式轉換器同為單邊繞組。此架構在業界較為少見,動作原理如下(圖3): (1)上臂開關導通,啟始電流為負向,此延續上週期達到零電壓導通的狀態。此時變壓器開始儲能,猶如返馳式轉換器變壓器儲能的機制,變壓器端電壓為輸入電壓與諧振電容電壓的差值,此決定變壓器電流上升的斜率。實際上電路主要為激磁電感與諧振電容共振,但由於諧振頻率過低,因此電流波形近似於線性上升的三角波; (2)上臂開關截止,變壓器電流續流,使下臂開關未導通前的初始電流為負向,下臂開關達到零電壓切換; (3)下臂開關導通,諧振電容向變壓器釋能同時與變壓器漏感共振,因此次級電流為弦式波形。直到諧振週期結束,二次側電流截止,諧振電容則持續對激磁電感負向儲能。由此週期可得知,輸出電壓與諧振電容電壓為變壓器圈數比的關係,因此輸入與輸出電壓的關係式為:VIN/VO = N/Duty,其中N為變壓器初次級的圈數比,Duty為主開關導通時間對開關週期的佔比; (4)下臂開關截止,在上臂開關導通前負向的激磁電流協助上臂開關達到零電壓切換。此階段需求的負電流大小與選用開關的雜散電容(Coss)有關,與ACF雷同。選用Coss較小的MOSFET或寛能隙(WBG)半導體,則零電壓切換的能量需求較小,能更進一步降低迴路上的導通損耗。 由於這個架構上臂做為主開關,在導通的同時對變壓器與諧振電容儲能,下臂開關導通時能量傳送方式則類似於LLC,因有文獻將其名為Hybrid Flyback。 針對中大功率(>75W)寛電壓應用,表1為架構比較包含開關元件應力,基於常用的變壓器圈數比範圍,輸入端母線電壓390Vdc,輸出電壓範圍5V~20V。混成返馳式適用設計為拉高變壓器圈數比以降低二次側開關電壓應力,而初級開關應力僅為母線電壓。此優勢回饋在元件耐壓的選用上,對於高壓開關常用額定600V仍有足夠設計裕度,無論初級或次級側可選擇更低導通電阻或低雜散電容的開關元件。  

表1:架構應用比較表。

  關於小型化電源內部空間分佈,變壓器等被動元件佔大部份容積,藉由高頻化設計可縮小儲能元件體積,部份設計者採用平面變壓器有利於產品模組化與薄型化設計,也可進一步降低高頻操作時的集膚效應與鄰近效應帶來的損耗,在消費型產品市場逐漸展露優勢。其次為功率半導體封裝佔用的空間,隨著半導體封裝技術提升,可採用貼片式功率晶體較易實現薄型化電源或PCB模組化設計。支援的應用涵蓋自最前端的主動式橋式整流器(Active Bridge),PFC電路至PWM級開關與同步整流電路,目前業界皆有通盤的對策(圖4)。SMD封裝ThinPAK 8 × 8或ThinPAK 5 × 6高度僅1mm,對於產品厚度的縮減有莫大幫助,大幅提升功率密度的百分比。此外,降低元件厚度可有效阻隔熱點,間接降低產品的外殼溫度,如圖5為半導體封裝對殼溫的影響。  

圖4:薄型化SMD元件選用示意圖。

 

圖5:TO252與ThinPAK封裝對於殼溫的比較示意圖。

  圖6為用一個數位控制器實現的100W混成返馳式電源平台,支援5V~20V輸出,滿載操作頻率為190kHz。PFC控制晶片採用小型5pin封裝的IRS2505,PD控制晶片採用CYPD3174,功率半導體皆採用英飛凌1mm薄型化SMD封裝設計:PFC級採用ThinPAK 8 × 8/600V/180mΩ,PWM級採用ThinPAK 5× 6/600V/360mΩ,SR開關採用ThinPAK × 6/80V/2.6mΩ,電源功率密度不含機構外殼與線材可達42W/inch3,實測極端條件下的90Vac滿載效率最高可達92.5%。以下仍有方式可進一步提升效率,可作為未來最佳化性能參考:(1)低壓AC輸入條件下電路主要損耗為橋式整流二極體,若將其改為主動式可望提升效率至93%以上;(2)寬能隙半導體應用於半橋類架構可減少零電壓切換需求能量,間接降低初級導通損耗。  

圖6:以混成返馳式轉換器實現100W寛範圍輸出電源。

  以上闡述混成返馳式轉換器應用於寛電壓範圍的優勢,附帶SMD封裝選用經驗分享。此架構亦可推廣應用於LED驅動電路、支援充電功能的智慧家電與其他電池充電的應用。 本文同步刊登於《電子工程專輯》雜誌2021年5月號        
活動簡介

人工智慧(AI)無所不在。這一波AI浪潮正重塑並徹底改變科技產業甚至整個世界的未來。如何有效利用AI協助設計與開發?如何透過AI從設計、製造到生產創造增強的體驗?如何以AI作為轉型與變革的力量?打造綠色永續未來?AI面對的風險和影響又是什麼?

AI⁺ 技術論壇聚焦人工智慧/機器學習(AI/ML)技術,涵蓋從雲端到邊緣、從硬體到軟體、從演算法到架構的AI/ML技術相關基礎設施之設計、應用與部署,協助您全面掌握AI最新技術趨勢與創新,接軌AI生態系佈局,讓機器學習更快速、更經濟、更聰明也更有效率。

贊助廠商

發表評論

訂閱EETT電子報