針對使用者需要更快速互聯網連接的趨勢，有線電視產業已開發新的網路架構，以便為使用者提供Multi-Gigabit服務。該光纖深入方法採用遠端PHY設備(RPD)，透過使用數位光纖將關鍵硬體移到更靠近使用者的位置。可媲美無線(蜂巢式)網路中的遠端無線電站，並節約空間，減少前端散熱，但也為遠端設備帶來了新的設計挑戰。

雖然有線電視訊號絕對頻率較低，但其頻寬比無線訊號寬得多，從108MHz~1,218MHz擴展了幾個倍頻程，並具有多個頻內諧波。RPD讓設計人員面臨諸多挑戰，包括RF和混合訊號硬體必須涵蓋更寬的頻率範圍，具有更高的RF功率、更低的底噪和更好的線性度，同時消耗更少的直流功耗。每個下游最後階段RF放大器的功率通常為18W，對於4埠系統，這通常能夠提供給RPD (由RPD消耗)的140W~160W功率預算的50%。

將ADI的有線電視數位預失真(DPD)效率增強技術,應用於DPD最佳化功率倍增器(ADCA3992)，並結合先進的高速資料轉換器技術，利用單一DAC (例如AD9162)，和單一ADC (如AD9208)，以及高度整合的時脈解決方案(HMC7044)，來實現全頻段DPD。

本文介紹遠端PHY的演進，以及ADI如何使用專有DPD並將ADI的演算法和IP核心整合到OEM的現有FPGA部署中來解決效率和線性度挑戰。

背景知識

自從60多年前導入有線電視系統(CATV)，有線電視已從簡單的單向(僅下游)類比鏈路發展為複雜的多模、多頻道雙向系統(包括上行或反向路徑)，支援類比電視、基於IP的標準解析度(SD)和高解析度(HD)數位電視，以及高速數據互聯網下載和上傳。這些服務由多個系統營運商(MSO)提供。

有線資料和數位電視服務把使用CableLabs及相關參與公司制定的有線電纜資料系統介面規範(DOCSIS)的資料提供給消費者。前端系統(纜線數據機終端系統或CMTS)的配置經過了多次演進，包括增加EdgeQAM調變器作為獨立單元，或與CMTS整合為有線電視融合接入技術平台(CCAP)的一部分。對下游資料容量的需求現在正以約50%的年複合成長率(CAGR)增加，這表示需求約每21個月翻倍。為了滿足這種需求，自從1997年發表DOCSIS 1.0以來，下游數據速率已從40Mbps增加到1.2Gbps (透過廣泛部署建置DOCSIS 3.0)。

這些下游數據速率的提高透過結合使用多項技術來實現，包括頻道綁定、更複雜的調變(從64QAM移至256QAM)和更高的下游頻率上限(從550MHz至750MHz到1,002MHz)。在美國，所有這些都是在保留傳統類比電視服務6MHz頻道規劃的情況下實現(EuroDOCSIS和C-DOCSIS為8MHz，但為了支援高達10Gbps的下游速率，有必要做出更根本的改變，於是在2013年，發佈了DOCSIS 3.1標準。在保留對傳統標準支援的同時，DOCSIS 3.1採用頻譜效率更高的正交頻分多工(OFDM)技術，頻道頻寬高達190MHz，支援高達4,096QAM。此外，下游頻率範圍的頻率上限增加了超過20%，達到1,218MHz，並可選擇擴展到1,794MHz。

但有一點始終沒有改變，都是使用具有75Ω阻抗的同軸電纜物理連接到使用者纜線數據機。在20世紀90年代之前，系統前端和使用者之間使用100%同軸電纜，但最新部署為混合光纖銅纜(HFC)。在HFC中，類比電光轉換器連接到前端的同軸輸出；然後訊號透過光纖傳輸至靠近服務區的節點，再透過光電轉換器，最終經同軸電纜分配給用戶。利用架空或地下電纜與用戶的這最後一哩連接成為系統瓶頸，但升級到光纖到戶(FTTH)鏈路的成本很高且具有破壞性，因此有線電視MSO決定充分利用現有的同軸電纜資產。與雙絞線電話線相比，同軸電纜提供了一個相對良好的環境，本身能夠遮罩干擾或串擾，並且因阻抗不匹配產生適度的訊號反射。但是，從節點到最遠用戶達1,200英尺的典型距離下，頻率相關損耗特徵明顯(108MHz和1,002MHz之間存在近17dB的斜率)，需要插入具有高通響應的RF濾波器進行預加重或傾斜。

圖1：使用HFC部署有線電視。

在典型的HFC部署中(圖1)，從光纖節點連接的一根主幹同軸電纜可服務數百個使用者，透過多路RF分路器將訊號分配給子組，然後透過分接頭將分接電纜連線到個人用戶。在典型的節點+n系統中，寬頻升壓放大器以固定的間隔插入網路中，以放大訊號位準，確保纜線數據機處具有足夠的訊噪比(SNR)。

為使用者提供更大的資料容量

DOCSIS幹線電纜上的可用資料頻寬由所有連接使用者共用，並可透過兩種方式為所有使用者提供更多頻寬：

• 提高透過電纜傳輸的數據傳輸速率；
• 減少連接到電纜的用戶數量。

如前所示，透過使用頻道綁定、更高階的調變方案，以及擴展頻譜以提供更多的頻道，可提高關鍵資訊(headline)資料速率。但是，增加下游容量只是解決方案的一部分，因此，網路架構也在不斷發展以減少連接到節點的用戶數量，最初是透過節點分割來實現，將支援的用戶數量從最多2,000減少到不足500。這種方法有效但成本很高。節點分割的替代方法是修改網路架構，透過使用具有數位光纖鏈路的分散式接入架構(DAA)將實體層(PHY)與CCAP分離，如圖2所示。遠端PHY硬體包含下游調變和RF級，以及上行RF級和解調。從CCAP中移除體積龐大且耗電的PHY元件，在前端位置放一個邊緣路由器也能實現虛擬CCAP。

圖2：使用遠端PHY部署有線電視。

數位光纖的性能遠遠高於類比光纖，且覆蓋範圍更大(能夠更彈性確定節點位置)，並且單根光纖支援大約5倍的波長。DAA方法還消除了傳統HFC網路中的電光和光電轉換。這些轉換限制了光節點輸出訊號的動態範圍：類比轉換的底噪和線性度都會影響調變誤差率(MER)，這將決定是否能夠支援高資料速率所需的高階調變。

挑戰是什麼？

光纖深入架構將透過更小的服務組規模、更自由的頻譜分配和更好的線路末端SNR和MER (DOCSIS 3.1中實現高階調變必需)，來提升每個使用者的容量。由於數位光纖和新硬體的位置相對靠近使用者，因此還有機會提供補充服務節點，如在遠端PHY節點上增加Wi-Fi存取點。但是，這也會為下游類比傳輸鏈帶來幾個新的設計挑戰。

DOCSIS 3.1標準將下游頻率上限從1,002MHz擴展到1,218MHz，表示必須傳輸相當於35個額外的6MHz頻率通道，且向上傾斜度從17dB增加到21dB，如圖3所示。

圖3：頻率相關電纜損耗的傾斜補償。

任何新系統都需要與現有部署保持相容，因此最高DOCSIS 3.0頻道中的功率(以999MHz為中心)必須保持不變(通常為57dBmV)，這表示最高頻道(以1,215MHz為中心(中所需的RF功率為61dBmV。由於增加了頻道，增加了傾斜度，並且纜線數據機需要高SNR，因此節點輸出埠前的最後一個主動元件，即A類超線性功率放大器(功率倍增器混合)所需的輸出訊號位準提高了一倍多，達到76.8dBmV的複合位準。為了滿足不斷增長的RF功率需求，混合硬體設計人員必須將每埠混合直流偏置功率從10W左右增加到18W，並且在某些情況下，必須將直流電源電壓從業界標準值24V增加到34V。由於節點通常支援多達4個RF埠，每個埠都有其自己的混合埠，並且通常由通過同軸電纜注入的60V交流電源供電，這就迫使對設計做出重大更改，並產生了新的散熱管理問題。

為了支援採用DOCSIS 3.1的更高階QAM方案，節點輸出端對MER的苛刻要求已從43dB增加到48dB。在這樣高的MER要求下，DAC時脈上的相位雜訊和雜散訊號會對系統性能產生影響。功率倍增器直接影響MER和頻內頻外失真的主要不利因素是非線性失真，包含諧波和交調失真。在108MHz至1,218MHz的倍頻程工作範圍內，存在多個頻內奇偶次諧波，而在185個D3.0載波(或等效載波)下，會產生一組非常複雜的IM產物。傾斜也有明顯的影響，因為較高頻道中的功率比最低頻道中的功率大100多倍，所以這裡會產生明顯的差頻積。峰均功率比(PAPR)超過12dB。

所有這些因素結合起來，為功率倍增器設計人員帶來了巨大的挑戰：更寬的頻寬、更高的峰均功率，以及改善線性度。最新的A類GaAs/GaN推拉式混合元件(如ADCA3992)可滿足頻寬、RF功率和線性度要求，但RF系統設計人員所面臨的挑戰無疑是降低功耗：650mW的RF輸出功率的直流輸入約為18W時(等效於76.8dBmV複合位準)，直流到RF的轉換效率僅為3.6%。

系統解決方案是什麼？

一旦混合設備能夠支援所需的頻寬和功率，解決方案的第一部分就是確保輸出埠前的最後一個主動元件，即混合功率倍增器能夠獲得清晰的訊號。透過使用高性能寬頻16位元RF DAC (如AD9162)和低相位雜訊、低雜散輻射JESD204B相容時脈源(如HMC7044)，可在DAC輸出端跨整個DOCSIS 3.1頻率範圍實現約52dB MER。

解決方案的第二部分更複雜。理想情況下，任何解決方案都會既提高功率倍增器的輸出功率能力又提高MER，同時降低功耗，但它們幾乎是相互對立的：在恆定輸出功率下，降低功耗會使MER性能下降，或者需要損失RF功率性能，才能使MER保持不變。雖然可以使用包絡追蹤(ET)等技術來提高效率，但創建非常寬的頻寬包絡訊號並將ET過程產生的明顯失真線性化將帶來額外的挑戰。

要兼顧效率和MER，具有吸引力的解決方案就是DPD，整個無線蜂巢產業幾乎普遍採用。DPD允許用戶在更高效但非線性更明顯的區域中運作混合功率倍增器，然後先預先校正數位域中的失真，再將數據發送到放大器。如圖4所示，DPD在資料到達放大器之前對其進行整形，以抵消放大器產生的失真，從而擴大功率倍增器的線性範圍。

圖4：DPD。

在擴大的線性工作範圍中，DPD讓放大器能夠在降低的偏置電流或電源電壓下更自由地運作(從而降低功耗)，或提高MER和誤碼率(BER)，甚至可能同時兼顧。儘管DPD已廣泛應用於無線蜂巢式基礎設施，但在電纜環境中實施DPD有獨特而又有挑戰性的要求。這包括對超寬頻寬應用線性化，儘量減少實施DPD所需的數位訊號處理功耗，以及在高傾斜頻譜下工作。所有這一切只能透過對硬體、FPGA和軟體進行適度的更改(會增加成本)來實現。

由於透過將放大器驅動到非線性工作區域來提高效率，多個頻內失真產物為DPD帶來了獨特的挑戰。不僅是大訊號頻寬，還有它在頻譜(從直流開始僅為108MHz)上的位置都對DPD構成了挑戰。有線訊號的性質與無線截然不同，無線訊號其所需訊號的頻寬(例如60MHz)比RF中心頻率(例如2,140MHz)小很多。在典型的108MHz~1,218MHz DOCSIS 3.1下游分配中，所需訊號頻寬為1,110MHz，中心頻率為663MHz。所有非線性系統都會發生諧波失真，電纜DPD的重點是頻內諧波失真產物，在典型的無線系統中，三次和五次諧波最重要，因為其他產物在頻段外，可透過傳統濾波器濾除。在典型的電纜部署中，最低載波的前11個諧波都在頻段內。

圖5：寬頻電纜應用中寬頻諧波失真的影響。

相較於只需要考慮奇數次諧波的無線蜂巢區應用，電纜應用中的偶數次和奇數次諧波均在頻段內，可產生多個重疊的失真區域。這在一定程度上會對任何DPD解決方案的複雜性和精密性產生嚴重影響，因為演算法必須透過簡單的窄頻假設。DPD解決方案必須適應所有階次的諧波失真。每個階次k需要[k/2] + 1項(二階：k = 2 → 2項，三階：k = 3 → 2項，四階：k = 4 → 3項等)。在窄頻系統中，偶數階項可以被忽略，奇數階在每個目標頻段內產生1個項。電纜應用中的DPD必須考慮奇數階和偶數階諧波失真，並且還必須考慮到每個階可能有多個重疊的頻內元素。

諧波失真校正定位

考慮到傳統窄頻DPD解決方案的處理在複雜的基頻處完成，本文主要關注對稱位於載波周圍的諧波失真。在寬頻電纜系統中，儘管保持了位於一次諧波周圍的那些項的對稱性，但是這一對稱性不再適用於更高階次的諧波產物。

圖6：寬頻DPD複雜基頻處理中的頻率偏移要求。(a)傳統窄頻DPD在複雜基頻處完成。(b)寬頻電纜DPD、OOB HD必須是頻率偏移以允許RF上變頻。

如圖6a所示，傳統窄頻DPD在複雜基頻處完成。在這些實例中，僅一次諧波產物在頻段範圍內，因此其基頻產物直接轉換為RF。考慮寬頻電纜DPD時(圖6b)，較高階次的諧波失真必須是頻率偏移，才能使上變頻後的基頻產物正確位於實際RF頻譜中。

圖7：無頻寬限制的理想化DPD方案。

圖7概要顯示了一種DPD的實現。在理想情況下，從數位上變頻器(DUC) (透過DPD)到DAC乃至通過功率倍增器的路徑將沒有頻寬限制。同樣地，觀測路徑上的ADC將對全頻寬進行數位化。請注意，為了進行說明，本文擴展2倍頻寬的訊號路徑；在某些無線蜂巢應用中，可擴展到3~5倍的頻寬。理想方案是透過DPD產生頻內項和頻外項，從而完全消除功率放大器導入的失真。需要注意的是，為了準確消除失真，需要在目標訊號的頻寬之外創建項，這一點非常重要。在實際方案中，訊號路徑具有頻寬限制和傾斜特性，數位元預失真性能無法達到理想方案要求。

ADI開發了一個完全即時、閉路、自我調整電纜DPD解決方案，由FPGA結構中的執行器和嵌入式處理器中基於軟體的自我調整機制組成。該建置方案使用Intel Arria 10 660 FPGA和嵌入式ARM Cortex處理器。DPD IP核心和ARM的功耗為5.3W，儘管使用更新一代的FPGA或轉換為ASIC，此功率仍應低於3W。

結果

圖8顯示ADCA3992在76.8dBmV總複合電源、34V電源電壓、400mA偏置電流(13.6W直流電源)下工作的測試結果。

圖8：ADCA3992在76.8dBmV下不具有DPD (藍色)和具有DPD (橙色)時的性能。

測試訊號是一串DOCSIS 3.0載波，中心頻率為111MHz~1,215MHz，傾斜度為21dB。導入了少量的間隙，以便觀察頻段失真。從中可以看到，頻段底部失真約改善了6dB，頻段頂部超過8dB。

與530mA標準非DPD功率倍增器電流相比，直流電源節省4.4W，那麼，4埠系統節省的總功率為17.6W減5.3W FPGA電源，得到12.3W。對於72W~59.7W的4埠系統，功耗(散熱)大幅降低。每個倍增器的偏置電流很可能進一步回退至350mA (11.9W)，同時仍達到41dB的MER目標值，從而系統淨節省19.2W。

結論

儘管高速行動資料和光纖日益得到廣泛應用，但現有最後一哩網路的巨大覆蓋範圍及其相對良好的電氣特性，可確保在可預見的未來，它們仍將是向消費者提供語音、影音和數據資訊服務的重要工具。隨著有線電視網路過渡到DOCSIS 3.1，並且不斷地發展，滿足更寬的頻率範圍、更高的功率、更好的調變精準度，以及更高的功效等系統性能要求變得更加困難。

DPD提供了一種可解決這些相互衝突需求的方式，但在電纜應用中的實施也構成了非常獨特和極具難度的挑戰。ADI已開發出一套全面的系統解決方案來應對這些挑戰，其中包含混合訊號矽(DAC、ADC和時脈)、RF功率模組(GaN/GaAs混合)和先進演算法。這三種技術的結合為設備製造商提供了一個彈性的高性能解決方案，能夠以最小的妥協在功耗與系統性能之間實現平衡。軟體定義線性化並支援原有電纜技術到新一代電纜技術的輕鬆過渡，新一代電纜技術中預計將包含全雙工(FD)、擴展頻寬(至1,794MHz)和包絡追蹤。

本文借鑒Patrick Pratt的DPD圖，筆者對此表示感謝。

參考電路

1.Robert L. Howald。「光纖前瞻」。春季技術論壇論文集，2016年。

2.有線電纜資料服務介面規範，DOCSIS 3.1——實體層規範：CM-SP-PHYv3.1-I08-151210。 CableLabs， 2017年5月。

活動簡介

從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術，都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。

會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家，透過專題演講、產品展示與互動交流，從元件、模組到系統，從概念設計到開發工具，深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點，並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。

贊助廠商

立即報名