利用SiC FET降低電磁干擾和開關損耗

作者 : Peter Losee,UnitedSiC技術開發總監

寬能隙半導體碳化矽(SiC)開關速度非常快,以至於在實際電路中,必須降低邊緣速率以減少電壓過衝和電磁干擾(EMI)…

在這個寬能隙(WBG)半導體開關的新時代,元件的類型選擇包括SiC MOSFET和GaN高電子遷移率電晶體(HEMT),它們都有自己特性並都聲稱擁有最佳的性能。但是,這兩種都還不是理想的開關,這兩種類型的元件都在某些方面有局限性,特別是在閘極驅動要求方面和「第三象限」操作方面。

SiC FET提供另一選擇

但還有另一種選擇。UnitedSiC FET是SiC JFET和低壓Si MOSFET的一種級聯組合,具有SiC的速度優勢,以及SiC最低傳導損耗的優點,並且僅需要一個簡單的閘極驅動和一個快速、低功耗的體二極體用於第三象限傳導(圖1)。

 

圖1:SiC FET是SiC JFET和Si MOSFET的級聯組合。

 

SiC FET的速度非常快,其邊緣速率為50V/ns甚至更高,這對於最大程度降低開關損耗非常有用,但所產生的di/dt比值可達數安培/奈秒。透過封裝和電路電感,這會產生極高的電壓過衝並導致隨後的電壓振鈴現象。在這種電流變化速率下,可簡單分析得出,即使幾十奈亨(nH)也可能產生數百伏特的過衝(從公式E = -L(di/dt)得出)。對於快速切換的寬能隙元件,將這種雜散電感降至最低至關重要,但是,這在實際的佈線中卻很難實現,因為佈線要求必須在高壓元件之間保留安全距離,並且為了獲得更好的熱性能需要使用更大的半導體封裝。

過衝有超過元件額定電壓的風險,並為元件的長期使用增添了壓力,但是快速變換的邊緣也會引起絕緣擊穿,並會產生更多的EMI,導致需要使用更大、更昂貴且損耗更高的濾波器。因此,實際電路通常會故意降低此類快速開關的邊緣速率,從而允許使用可能具有更低傳導損耗和更小濾波器的低壓元件,用來抵消稍高的開關損耗。

緩慢開關邊緣可減少過衝和EMI

有兩種常見的減慢開關邊緣速率的方法:透過增添閘極電阻和透過在元件的汲極-源極端之間使用一個緩衝器。

增加閘極電阻確實會降低dV/dt,從而減少過衝,但是對汲極電壓隨後出現的振鈴現象幾乎沒有影響。閘極電阻的減慢效果取決於元件的總閘極電荷,而電荷又取決於諸如閘極-源極電容和「米勒」效應(Miller effect)等的參數。當元件切換時,這些參數會表現為可變的閘極-汲極電容。導通和關斷的延遲可以分別透過使用兩個據控向二極體的閘極電阻來控制,但是,想要在所有工作條件下都達到這種總體最佳化的效果有難度。此外,增加閘極電阻會為閘極驅動波形帶來延遲,這在高頻應用中會是個大問題。

相反,簡單的Rs-Cs緩衝器可透過增加開關的汲極電容來減慢dV/dt。它還有一個額外的效果:由於一些電流需要用來為Cs充電,因此元件關斷時電壓上升和電流下降之間的重疊會減少,從而降低了元件的開關損耗。開關導通時,必須限制電容的放電電流,因此要串聯一個電阻,當元件關斷時,該電阻還可以抑制振鈴。缺點是電阻在此過程中不可避免地會消耗一些功率,並且半導體開關效率的增益會在一定程度上會被抵消。

緩衝器可成為更低損耗方案

SiC FET技術開發商UnitedSiC研究表示,與只增加閘極電阻相比,僅需一個非常小的緩衝電容和一個相應的低功率電阻即可實現對dV/dt、過衝和振鈴更有效的控制。當小型緩衝元件與較低的Rg結合使用時,會產生更低的總損耗和更清晰的波形。這種方法對UnitedSiC的FET和傳統的SiC MOSFET都適用,圖2比較了一個有200pF/10Ω緩衝器的元件(左)和一個添加了5Ω閘極電阻的元件(右)的振鈴現象和dV/dt。雖然兩種方法在關斷時都差不多調諧到了相同的VDS峰值,但有緩衝器的版本明顯有著更短的延遲時間和更好的振鈴阻尼。

 

圖2:使用RC元件緩衝可降低dV/dt,ID/VDS重疊,以及SiC MOSFET的振鈴 (ID = 50A,V = 800V,TO247-4L;左:SiC MOSFET的關斷波形,Rg.off = 0Ω,Rs = 10Ω,Cs = 200pF;右:SiC MOSFET的關斷波形,Rg.off = 5Ω,無元件緩衝)。

 

總損耗包含傳導損耗、上升和下降緣上的開關損耗,以及緩衝電阻中的任何功率消耗。透過與SiC MOSFET元件進行比較,在UnitedSiC上進行的測試說明,在高汲極電流下,當峰值電壓調諧相當時,採用緩衝方案的關斷能量損耗(EOFF)僅為只採用閘極電阻時的50%。同時導通能耗(EON)略高(僅約10%),對於一個以40kHz和48A/800V開關的40mΩ元件來說,一個週期約275μJ(或11W)的緩衝器對其總體上的影響是正面的。這種比較在圖3中以藍色和黃色的曲線表示,黑色曲線代表一個有緩衝器且最佳化閘極導通和關斷電阻的40mΩ UnitedSiC SiC FET元件的性能,與測量的SiC MOSFET相比,SiC FET的輸出電容更低,既有速度更快,因此其損耗得到了進一步降低。

 

圖3:比較SiC開關有無緩衝器時的總開關損耗。

 

緩衝電容在每個開關週期裡都充分地充電和放電,但要注意的是,這些儲存的能量並沒有全部消耗在電阻上。實際上,大多數CV2能量是在元件開啟時消耗,在引用示例中,在40kHz,ID為40A,VDS為800V,以及有著一個220pF/10Ω緩衝器的情況下,總功率消耗約為5W,但電阻僅佔0.8W,其餘的都在開關中消耗了,這樣就可以使用額定電壓合適的小尺寸電阻(即使是表面黏貼型也可以)。

UnitedSiC的元件具有D2pk7L和DFN8×8,以及TO247-4L封裝形式,可實現最佳的熱性能。TO247-4L封裝的元件與源極之間有Kelvin連接,可有效消除源極電感的影響,減少了開關損耗,並在高汲極di/dt時生成更乾淨的閘極波形。

結論

元件緩衝似乎是處理開關過衝、振鈴和損耗的一種「野蠻」解決方案,而這對於諸如IGBT之類較老的技術來說確實如此,因為它們的「尾電流」(tail current)長,需要大型且有損的緩衝網路。但是,寬能隙元件,尤其是SiC FET,可以將該技術用為閘極電阻調諧的優良替代方案,以提供較低的總損耗,並且可以採用緊湊、廉價的元件來實現。

(參考原文:Minimizing EMI and Switching Loss in SiC FETs,by Peter Losee)

本文同步刊登於於《電子工程專輯》雜誌2021年6月號

 

 

 

 

加入我們官方帳號LINE@,最新消息一手掌握!

發表評論