推動硬體模擬市場的主要趨勢

作者 : Jean-Marie Brunet、Lauro Rizzatti,作者依序為Siemens EDA模擬和原型設計產品管理與工程資深總監、硬體模擬驗證顧問和產業專家

隨著晶片性能越來越強大,並由於介面的增加變得愈加複雜,硬體輔助驗證已成為一項必要的硬性投資…

五大半導體垂直市場正合力推動幾大產業趨勢:設計複雜度和尺寸無止盡地成長、週邊裝置激增、運算能力不斷提高、I/O流量傳輸劇增,隨之而來的是不斷攀升的能源消耗,以及遏制其增加的迫切需求。這些趨勢的累積效應極大地影響了設計驗證領域,並促進了硬體模擬平台的廣泛採用。

影響這些趨勢的五大垂直領域分別為:資料中心網路、通訊/5G、自動駕駛、儲存,以及人工智慧(AI)和機器學習(ML)。

硬體輔助驗證簡史

根據SEMI技術社群ESD聯盟的說法,硬體輔助驗證(hardware-assisted verification,HAV)市場自1995年以來一直停滯不前,遠遠落後於硬體描述語言(HDL)軟體模擬。在2000~2010的十年間,二者的差距超過了2億美元。從2011年開始,HAV快速成長,縮小了與HDL之間的差距;但從2014年開始,差距再次重新拉大。

到2018年,事實證明,這種局面又出現扭轉,而且有利於HAV工具。據ESD聯盟報告稱,2020年HAV工具的營收達到創紀錄的7.18億美元(圖1)。

 

圖1:硬體輔助驗證的收入顯示出成長的趨勢。

(來源:SEMI技術社群ESD聯盟)

 

可以想見,在可預見的未來,五大關鍵市場將繼續並加快採用硬體輔助驗證。

資料中心網路、通訊/5G、自動駕駛、AI/ML和儲存市場的發展趨勢和面臨的驗證挑戰說明了尖端的硬體模擬器(HAV市場的最大貢獻者)具備解決這些問題的能力。本文將在最後一部分簡單討論功率趨勢和功率分析。

資料中心網路

資料中心網路享受軟體定義網路(SDN)等新應用帶來的紅利,實現了爆炸式成長。包括5G、時效性網路(TSN)和汽車網際網路在內的新興協議也發揮了一定作用。它們助力擴充埠數(埠數現已超過256個,埠速度增加到接近800Gbps),還幫助擴大頻寬,降低延遲。從而最終將設計尺寸擴展到數十億個等效閘,由於縮短了時間分配以確保滿足性能和功率預算,矽前設計驗證工作變得異常艱巨。

 

圖2:資料中心網路面臨一系列驗證挑戰。

(來源:Siemens EDA)

 

網路的硬體模擬

為了應對這些挑戰,尖端的硬體模擬器必須具備三個特徵:平台、應用和生態系統。

從平台角度來說,其容量必須達到150億閘,並具備以10億閘為單位的可擴展性,同時仍能在所有配置中保持一致的執行速度。它應本地支援三元內容可定址記憶體(TCAM),以避免繁瑣和低效的建模。同樣重要的是,測試環境和模擬器中運作的待測設備(DUT)之間的通訊通道必須具有高頻寬和低延遲,以適應不斷增加的埠數量。

對應用來說,線上硬體模擬(ICE)和虛擬部署都十分必要。確定性除錯對ICE來說是必須的,而一套豐富的速度適配器更是必不可少。虛擬模式必須使用經過驗證的虛擬解決方案擴展庫(例如Siemens的VirtuaLAB乙太網路和VirtuaLAB PCIe)。

通訊和5G

通訊市場,尤其是5G應用,有兩個特徵非常顯著。首先,2018年約有50,000項5G專利湧現,證明了其部署不斷加速;其次,需要專門的半導體元件才能滿足智慧裝置和智慧城市、物聯網(IoT)邊緣產品、虛擬實境(VR)、數位產業應用和自動駕駛車等一系列應用對功耗、性能、尺寸和延遲的要求。

5G的硬體模擬

為了解決5G設計驗證問題,從矽前智慧財產權(IP)等級開始,直到進入矽後測試實驗室,在整個流程中整合一套全面的端到端工具十分必要。

 

圖3:5G端到端、矽前和矽後開發與驗證流程包含軟體模擬、硬體模擬、原型設計、單元測試、系統整合和矽後測試。

(來源:Siemens EDA)

 

在一個完整的驗證/確認(verification/validation)週期中,整個流程包括了軟體模擬、硬體模擬、原型設計、單元測試、系統整合和矽後測試。軟體模擬用於IP/模組層級驗證;硬體模擬則取代軟體模擬以完成子系統的驗證,它結合FPGA原型設計,透過流片驗證和確認整個系統,包括軟體在內。一套整合良好的硬體模擬和原型設計平台可以端到端共用相同的刺激和驗證設置。

自動駕駛

自動駕駛設計涉及功能性安全和資訊安全方面的幾個關鍵問題,需要車輛和雲端運算之間進行大規模通訊和海量資料處理。

其驗證的難點在於感測器數量不斷增加(可能超過50種不同類型)、軟體數量不斷增加(現在已達到1億行程式碼),以及必須一起確認的軟體和硬體帶來的複雜性。它需要大量的驗證週期來證明自動駕駛車的安全與可靠。

自動駕駛的硬體模擬

自動駕駛控制器的驗證/確認需要處理感測(sense)、運算(compute)和致動(actuate)。感測用於收集感官資訊以捕捉駕駛場景;運算對這些場景執行演算法處理以制定決策;而致動則根據這些決策向引擎、變速箱、轉向和煞車系統發送命令,以採取行動。這些都需要多種技術的整合。硬體模擬用來計算處理由VECTOR CANoe、dSPACE或Siemens Pre-Scan等虛擬環境生成的感測器資料,並決定要採取的行動,並透過引擎和方向盤的功能模型(例如Siemens AMESim等)來驅動執行。

 

圖4:自動駕駛車的驗證和確認環境需要考慮感測、運算和驅動。

(來源:Siemens EDA)

 

AI/ML

AI/ML設計記錄了新型架構驅動的最大電晶體數量,用於運算、儲存和記憶體訪問。新型架構針對特定應用,例如張量處理單元(TPU)、神經網路處理器(NNP)、神經處理引擎(NPE),以及實現類型,例如2D、3D堆疊、Chiplet、FPGA結構和客製AI邏輯。從驗證的角度來看,設計能力、設計結構、功率分析和軟體堆疊驗證是必須處理的四種能力。

AI/ML的硬體模擬

基於這些設計特徵,硬體模擬平台必須能夠處理多達150億個閘,並以每小時數億個閘的速度編譯設計,以實現快速周轉時間(TAT),以找到並修復錯誤、重新編譯並重新執行硬體模擬。它必須支援主機和模擬器之間的高通訊頻寬,以管理虛擬測試環境和DUT之間的密集流量,還應該執行精確的功率分析,並能夠根據應用執行客戶軟體堆疊。

儲存(SSD與CSD)

固態硬碟(SSD)的普及受三個瓶頸的制約。首先,由NAND快閃記憶體結構組成的儲存介質具有有限的預期壽命、耗損均衡並需要垃圾回收(garbage collection),其性能會隨時間而下降,可靠性要求高且有隨機延遲。其次,主機介面的頻寬和延遲不符合SSD要求,因此無法發揮其全部潛力。第三,儘管透過運算型存裝置(CSD)已經消除了一些瓶頸,但資料移動的物理特性降低了性能和功耗目標。

 

圖5:採用CSD可以消除一些瓶頸,提高性能、降低功耗並釋放PCIe頻寬。

(來源:Siemens EDA)

 

在SSD中,主機向儲存驅動器發出資料請求。記憶體將資料發送到電腦,電腦再將處理後的資料寫回記憶體。而在CSD中,主機向安裝在CSD本地的輕量型電腦發送請求,本地電腦並不是將資料發送回主機,而是「就地」處理資料並將結果發送回主機。

CSD設計人員可以將部分運算從主機拆分並移動到原位,從而提高性能、降低功耗並為系統的其餘部分釋放PCIe頻寬。

有很多應用得益於CSD,包括超大規模(hyperscale)資料中心、影像辨識、邊緣運算、AI/ML即時分析、資料庫查詢等。

記憶體的硬體模擬

SSD和CSD的傳統驗證方法因記憶體的不確定性本質而備受挫折。而基於硬體模擬的虛擬驗證則提供了新的驗證方法。透過虛擬化,可以高速執行完整的系統驗證,包括完整的韌體確認,這不但加快了上市時間,還可以進一步探索架構,為特定任務創建最佳的解決方案。SSD虛擬化可以實現矽前性能和延遲測試,其準確性與實際矽相比誤差不超過5%。

 

圖6:透過硬體模擬進行詳盡的CSD驗證。

(來源:Siemens EDA)

 

功率趨勢與功率分析

28奈米以下製程節點的晶片設計會放大很多細分市場應用的動態功耗缺點,包括手機、CPU/GPU、資料中心、汽車和AI/ML等應用。

在矽前設計中準確辨識峰值、谷值和熱點是進行快速高效功率分析的難點。此外,還要解決周轉時間長、磁片消耗高、波形生成格式龐大——如快速訊號資料庫(FSDB)和值變轉儲(VCD)——等問題。只有運作真實環境的作業系統和產業基準測試才能獲得準確和實際的結果,例如3DMark、GFXBench、Geekbench、AnTuTu,它們均要求高性能的引擎和整合確認流程。

用硬體模擬實現功率分析

透過在寄存器傳輸級(RTL)程式碼可用之前運作實際的應用,現代硬體模擬器可以在設計驗證週期早期即生成活動圖,從而快速找到熱點和谷值發生的位置及時間。它可以確定是什麼導致了硬體層次結構中的峰值,並生成一個熱點圖,顯示哪些IP或模組耗電大。

一旦硬體模擬平台辨識出設計層次結構中的時間視窗,它就可以在這些視窗內生成詳細的切換資訊,提供給功率分析工具。這通常利用創建平面文件流資料庫(FSDB)或切換活動交換格式(SAIF)文件來完成。更好的方法是透過API直接從模擬器訪問功率工具,繞過文件生成,以實現更快、更高效的過程。

一旦功率工具獲得資訊,它就可以生成準確的功率資料,從而協助修改RTL設計以降低功耗。進行適當的更改後,新的驗證週期可以確認這些更改的有效性。

 

圖7:完整的功率解決方案。

(來源:Siemens EDA)

 

結語

資料中心網路、通訊和5G、自動駕駛、AI和ML,以及記憶體的市場趨勢對硬體輔助驗證的前景產生了積極的影響。隨著晶片性能越來越強大,並由於介面的增加變得愈加複雜,硬體輔助驗證已成為一項必要的硬性投資,硬體和軟體程式碼整合在設計早期階段變得至關重要,且沒有任何其他驗證工具可以應對這些挑戰。

(參考原文:Market-Driven Trends in Hardware Emulation,by Jean-Marie Brunet、Lauro Rizzatti)

本文同步刊登於《電子工程專輯》雜誌2021年9月號

 

 

 

 

 

加入LINE@,最新消息一手掌握!

發表評論