「低碳時代」AC/DC電源的新趨勢

作者 : 邵樂峰,EE Times China

隨著以碳達峰、碳中和為目標的「低碳時代」到來,AC/DC開關電源朝小型化、高頻化、高整合、高密度的發展已勢不可擋。

儘管AC/DC開關電源在80年代替代線性電源之後,電源效率得到了極大的提升,尺寸也大大減少。但近年來,節能減排的要求越來越嚴,人們對環保節能低耗綠色提出了更高要求,對開關電源的能效標準也越來越嚴。尤其是隨著以碳達峰、碳中和為目標的「低碳時代」的到來,開關電源繼續朝著小型化,輕量化方向發展的趨勢已不可阻擋。

 

AC/DC應用無所不在。

 

以典型的小功率充電器市場為例,從2005年左右的3.5W/功率密度0.1W,演進到2020年65W/功率密度0.97W,待機功耗的要求更高,頻率、效率、功率密度也都在不斷提升。

 

 

65W以上的中大功率領域,如LED燈、主機殼電源、Notebook等應用,也呈現著類似的趨勢,始終追求更高的效率、更低的待機功耗。80 Plus的認證標準對此有不同的等級區分,近年來的趨勢是越來越多的品牌認證從低走向高階,效率越來越高。

 

 

「提高效率是小型化的必要途徑。」MPS AC/DC產品總監黃萬年指出,提高效率帶來的是一連串的「鏈式反應」——高效率意味著它可以減少損耗和散熱,為小型化提供了必要的條件。只有效率提升了,單位體積散熱減少,同時透過高頻化設計,功率密度才會大大的提升。

而想要提高效率,從單級Buck/Flyback結構向採用新型開關拓撲方向發展,正成為研究熱點。譬如新型的主動鉗位返馳式(Active-Clamp Flyback,ACF)拓撲就可以消除開通損耗,同時做到隔離變壓器的漏感回收,採用PFC+LLC以及ACF+ZVS這樣的混合拓撲方式,能夠實現93%以上的高效率。而針對目前IT基礎設施電源所關注的圖騰柱拓撲結構,MPS也希望推出相應的全數位整合式產品,以取代如今離散控制器方案。

如果再加上第三代半導體功率元件的快速關斷,開關損耗可以降到忽略不計。提升了效率,同時讓電源的設計頻率不會受到功率元件的限制,大大地加速了小型化。

 

第三代半導體GaN+新型拓撲提高開關電源效率。

 

提高開關頻率可以大大減少被動元件的尺寸,包括電感、電容及變壓器。對於AC/DC離線開關電源,其輸入端是50Hz/60Hz 230V的交流輸入,高電壓的高頻切換產生的開關損耗限制了其開關速度,傳統700V矽功率元件從開始的30kHz發展到現在200kHz,已經碰到矽的物理瓶頸。在AC/DC電源中,除了高壓功率元件的開關頻率限制,隔離變壓器的高頻化設計也要兼顧安全和效率,隨著頻率的增加,單位體積散熱的增加也大大制約了頻率的提升。

解決之道

未來,隨著「更綠色/環保」的新規範的推出,以及第三代半導體時代的到來,除了前文談及的利用多種新型拓撲提高效率外,以下三方面也將成為AC/DC電源產品未來的重點發展方向:

  • 採用全整合設計

傳統的非隔離式AC/DC解決方案通常需要使用多顆IC,同時還需配備原邊及副邊控制器,以及光隔離器等,佔板面積大,BOM成本高。黃萬年表示,透過機械設計的改進也有助於實現小型化,但門檻相對較高,沒有一定的設計功力與經驗,很難達成。

  • 高頻化晶片以適應新一代功率元件

傳統矽元件的開關頻率低,效率也很難提高,隨著GaN等新型半導體材料的出現,其開關頻率及效率都得到大大提高,高頻設計更加符合新型功率元件的要求。「電源設計是一個折衷的工程學問題,頻率、效率和散熱問題並不是完全的線性關係。」黃萬年說,過去,矽MOSFET工作頻率最多只能達到100kHz左右,元件本身無法承受熱,但現在有了寬能隙半導體,高頻和熱效應問題就得到了很好的解決。

  • 數位化產品可實現更好的性能

傳統的類比控制器很難跟上日新月異的變化,新一代數位電源晶片的優勢日趨明顯,MPS產品採用數位化核心,具有非常豐富的可配置專案,相比傳統控制器,具更多的靈活性。

此外,「離散元件需要考慮迴路設計、同步整流調整等複雜設置,而現在全整合方案下,設計幾個電阻就可以得到最佳效率方案,可以極大簡化工程師的設計。」黃萬年說。

總體而言,AC/DC由於其特性,整合度和效率的提升相對DC/DC緩慢,且由於安規、EMI、散熱等問題,為工程師設計最佳化帶來了很大挑戰。黃萬年表示,AC/DC是電源管理市場中必不可少的組成部分,直接面對高效率和綠色節能目標,將是所有從業者面臨的共同任務。

本文原刊登於EE Times Taiwan

 

 

 

 

加入LINE@,最新消息一手掌握!

發表評論