在這一段時間裡，我們一直在新聞中聽到有關5G部署和裝置的消息。在我們的腦海中，通常會想到最喜歡的品牌的下一款5G手機。有些人已經查覺到，若要推動整個5G革命，需要的不僅僅是5G手機和行動網路。本文將重點介紹一些5G技術、最新消息和相關挑戰的範例。

為5G革命提供動力

所有的電子裝置皆始於電源。隨著裝置進化為5G系統，執行5G的電源也需要升級。目前功率半導體領域中的最新寵兒正是由碳化矽(SiC)和氮化鎵(GaN)驅動的寬能隙(WBG)元件。

雖然我們將許多事情視為理所當然，不過全球各地仍有許多工程師和科學家仍持續地使用SiC和GaN等材料開發更先進的電源系統，推動全新5G革命的電力電子系統、混合動力和電動車的元件和模組車輛、軍事和航太系統，以及用於運算和消費產品。但是SiC和GaN的意義何在？如何應對使用這些材料時所面臨的測試挑戰？

經過多年的研究和設計，SiC和GaN電源裝置的可行性變得越來越高。向SiC和GaN的轉變正在推動全新的設計。SiC具有在高電壓下驅動高功率應用的能力，而GaN則具有適用於中低功率應用的超高功率密度，兩者聯手正在推動矽基設計在效率和功率密度上的極限。例如，SiC適合用於更高功率、更高電壓設計的應用，例如汽車、機車和太陽能逆變器中的馬達驅動器。由於具有許多相同的屬性，使GaN非常適合用於功率轉換應用，因此，這項新技術同時亦撼動了射頻功率放大器的世界。GaN正在資料中心電源、無線電源、消費類電源供應器，以及汽車和軍事/政府電力電子裝置等領域中佔據一席之地。

這些裝置雖然具有高效能的特性，但同時也對設計人員帶來了不小的挑戰。撇開成本和可靠性不談，這些電源裝置並不是矽裝置的直接替代品。而半導體研發工程師亦正在努力驗證和分析新元件的特性，驅動器製造商正在開發新的閘極驅動器，以滿足更快的切換、EMI管理和更複雜拓撲等需求。這些公司的製造工程師正忙於因應晶圓測試挑戰，必須在比以往更寬的電壓和電流範圍內徹底測試更小的裝置。

若要手動分析用於電氣效能的晶片和封裝零件層級裝置的特性，需瞭解用於低位準量測的新技術、裝置和探測基礎設施(例如，在存在高崩潰電壓的情況下pA等級的漏電流量測)。

使用SiC和GaN裝置的最大挑戰之一就是閘極驅動要求。SiC需要更高的閘極電壓(Vgs)和負偏壓才能關斷。另一方面，GaN的閾值電壓(Vth)低得多，需要嚴格的閘極驅動設計。由於其物理性質，寬能隙裝置亦具有更高的內接二極體壓降，這需要對停滯時間和開啟/關閉轉換進行更嚴格的控制。

對於我們而言，解決這些挑戰可能是一件困難的任務。在分析這些高壓裝置的特性時，擁有準確的輸出和量測測試至關重要，這樣才能及時做出正確的設計決策。增加設計的容許度和過度設計只會增加成本並降低效能。而且，由於涉及高電壓(通常> 200V)，讓科學家和工程師遠離有害電壓非常重要。

提升資料處理、傳輸和儲存的效能

從虛擬實境(VR)到人工智慧(AI)，從雲端運算到物聯網(IoT)，5G正在推動新技術及其創造的資料的成長。除了驅動資料處理的新CPU、GPU、ASIC和FPGA外，系統的其他部分也正隨之發展。

隨著有越來越多的資料需要儲存和快速存取，這意味著像DDR5這樣的技術前所未有地重要。資料中心需要不斷地儲存、傳輸和處理這些資料，這不僅推動高速訊號傳輸的極限，同時也帶來了迄今為止記憶體中從未見過的測試挑戰。

DDR5與DDR4非常不同，更像是LPDDR4。看看DDR5帶來的九個變化：

1.速度更快

首先，資料速率高達6.4Gbps，而DDR4僅停留在3.2Gbps。規格中還規定在未來幾年內將速度限制提高到8Gbps以上。通道結構類似於LPDDR4，其中有兩個獨立且具有ECC的40位元通道，還擁有更高的預取、更高的突發長度和更多的儲存區群組。這一切都是為了提升效率並啟用高速模式。

2.DDR5是寫入並非對齊中心

DQS和DQ之間有一個固定的偏移量。這意味著不能僅在示波器上量測DQS和DQ之間的延遲，並確定其是讀取或是寫入。這種奢侈已不復存在，讀寫突發分離都設定得更加複雜。

3.全新的時脈抖動量測

DDR5導入了Rj、Dj和Tj量測來代替週期和逐週期抖動量測。Rj的規格在最大資料速率下非常嚴格。擁有良好的訊號完整性才能自信地量測這些參數。

4.去嵌入將變得十分重要

去嵌入是一種移除探棒和中介層負載的技術，亦用於將探棒點從DRAM球虛擬移動到DRAM晶片，以大幅地減少反射。若要成功建立去嵌入濾波器檔案或傳遞函數，則需要很多的s-par檔案。目前的想法是透過將s-par模型用於SoC封裝、電路板模型、DRAM封裝、中介層、探棒，以及IO設定(如Tx驅動強度和Rx ODT，如適用)來盡可能忠實地模擬DDR通道。在沒有s-par模型的情況下，還可以透過量測示波器螢幕上的反射來使用簡單的傳輸線參數，例如傳播延遲和特性阻抗。

5.第一次在接收器中使用Rx等化、4-Tap DFE

DDR5中資料速率的增加是在不將DQ匯流排移動到差動訊號的情況下實現，即DQ匯流排仍為單端(與DDR3/4相同)。然而，記憶體通道有許多阻抗不相符點，這會由於反射而增加整體的ISI。當資料速率高於4,800Mbps時，DRAM球上的資料眼預計會關閉。在DDR5 DRAM Rx中實作一個4-Tap DFE，以協助等化DQ訊號，並在接收器鎖存資料後開啟資料眼圖。此外，RCD的CA Rx亦需要DFE來確保可靠的訊號擷取。

6.DDR5包含一個迴路通道

如果查看DDR5的針腳圖，會發現專用的DQS/DQ迴路針腳。這將用於啟用獨立的DRAM Rx/Tx特性分析。迴路通道十分重要。事實上，這就是我們如何知道接收器實際即時做出的位元決定。這是一條在所有不同接收器之間共享的單線，因為其訊號完整性很差，出於這個原因和其他原因，所以只會在每第四位元或每第二位元傳回一次，以便有足夠的時間能夠確保外部接收器或是誤碼偵測器可以100%準確地檢查片上Rx的品質。

7.需使用BERT和/或靈活的模式產生器進行獨立DRAM Rx/Tx測試

這開啟了一套全新的測試，包括電壓和頻率靈敏度，以及DDR3/4中不存在的壓力眼圖測試。概念很簡單——任何人都應能使用標準化的JEDEC夾具，遵循JEDEC定義的測試程序，並執行標準測試來確定DRAM Rx/Tx的健康狀況。

8.準確的壓力校準將成為DDR5 Rx測試的大問題

即獲得準確的S參數模型，必須對所有區段進行估計和量測。另一個關鍵功能是能夠對量測深度和示波器記錄大小做出準確或良好的猜測，這樣就不會浪費太多時間。

9.DRAM Rx/Tx測試將帶來龐大的資料庫管理問題

自動化和管理大量s-par檔案、去嵌入模型和量測結果將是一場惡夢。想像一下，針對來自不同供應商的多個DIMM組態，以不同的速度等級測試80多個針腳。這將極為困難。

高速串列匯流排

下一代創新帶來了下一代挑戰。硬體內子系統之間的高速通訊通常是建構於備受信賴的PCI Express匯流排之上。隨著PCI Express標準從第4代(16.0GT/s)發展到第5代(32.0GT/s)，工程師面臨著資料速率翻倍所帶來的各種新驗證挑戰：

• 克服更高的通道損耗和符號間的干擾現象(ISI)；
• 設計晶片和平台以在更受限的環境中以更小的餘裕運作；
• 在實體層和通訊協定層進行除錯；
• 若要趕上下一代資料速率和儲存標準的步伐，需要能擴展到32.0GT/s的端到端解決方案，同時提供由業界專家設計和維護的目前功能。

光學高速公路

借助5G，到2025年交易的資料量將成長50%以上。這推動了全球對高效能資料中心基礎設施和雲端運算的快速成長和需求。為了跟上這種嚴苛的需求，開發人員正轉向採用400G技術，以實現更小、更快、每位元成本更低的解決方案。

目前有幾種核心技術支援400G (甚至800G)，包括使用高階調變和高達56GBaud的更高資料速率。這種新的調變方案提供四級脈波振幅調變(PAM4)，每個符號傳輸兩個位元，與傳統的NRZ相比，資料速率成長了一倍。

PAM4訊號具有較低的訊號雜訊比，且振幅僅為等效NRZ的三分之一，需要更先進的工具和功能才能成功驗證。

最大的挑戰之一是在滿足所需規格的同時，盡可能降低每台裝置的測試成本。與NRZ訊號相較，PAM4訊號所需的測試數量增加了10倍以上，因此需要快速提供量測以最佳化調諧的解決方案，同時具有最低雜訊以最大化生產良率。

5G消費端的演進

消費運算產業還需要一種新形式的IO，可以實現對未來需求的願景。這些需求包括提高視訊和音訊品質，例如2K、4K和8K顯示器，縮小系統外形尺寸，讓我們可以設計出更薄、更輕的筆記型電腦和靈活的效能。Thunderbolt技術滿足了便利的標準型多功能精巧外形的競爭需求，當然還有更快的資料速率。

從根本上說，Thunderbolt是一種隧道架構，旨在採用一些底層通訊協定並將其組合到一個介面中，以便可在這些通訊協定的底層用法之間共享連接的總速度和效能。無論是資料、顯示器或是其他，Thunderbolt 1和2都是建立在一個mini-DisplayPort連接器上，並提供10Gbps的實體資料速率。透過聚合兩個通道，Thunderbolt 2可將資料翻倍至20Gbps。現在，Thunderbolt 3則是構建在USB Type-C連接器上，透過聚合兩個20Gbps的通道，將資料速率再次翻倍至每個方向40Gbps。Thunderbolt 3支援基本的USB 2.0和USB 3.1供電模式。簡而言之，Thunderbolt 3提供了最佳的單電纜對接解決方案。

Thunderbolt 3規格已發佈到USB-IF，用於在USB4規格的開發中免授權使用。現在，Thunderbolt 4和USB4產品將使用相同的底層通訊協定規格。Thunderbolt 4提供40Gbps雙向的最大資料速率，並為裝置提供相同的15瓦或100瓦的充電功率。

Thunderbolt 4系統要求是使用4條PCIe Gen-3通道的32Gbps資料。若提到Thunderbolt 4的電氣驗證，則其和Thunderbolt 3相同。從最終使用者的角度來看，Thunderbolt 4周邊裝置將有四個連接埠：一個向上連接埠(UFP)和三個向下連接埠(DFP)。Thunderbolt 4電纜可與任何USB-C連接埠配合使用，並可支援Thunderbolt 3、USB 2.0或USB 3.1/3.2和DisplayPort Type-C裝置。

下一代應用程式

預計5G還將推動多種新應用，這些應用需要在終端節點和更廣泛的智慧環境之間進行智慧通訊。智慧莊園將擁有下一代物聯網，可實現預測性維護、智慧監控、廢棄物和能源管理。

製造業將與人工智慧和更智慧的機器人技術更加緊密地聯繫在一起，以提高效率和效力。陸地和海上的行動性可望透過更多的資料共享變得更加智慧，進而將更先進的任務自動化並獲得更好的管理。

結合下一代技術

5G是現在常聽到的一個流行詞，但支援5G的底層技術卻往往被低估了。隨著透過無數的新技術來確保整個生態系統的運作，首要任務就是瞭解複雜性的變化，但支援這些技術的複雜性也帶來了新的測試挑戰。

量測不一定是件艱難又複雜的工作。有了一套良好的量測、特性分析工具和相關知識，工程師現在就能知道裝置失敗和正常運作的原因。現在可以加倍發揮我們的力量，並透過良好的量測計劃和工具提供的知識和資料，從錯誤中吸取寶貴的教訓。與此同時，量測工具也會透過軟體和雲端發展為更加自動化的工具。這使工程師的生活變得更加輕鬆。

這些工具的演變使工程師能夠以更快速、更具系統性的方式掌握資料，以進行分析和協作。這些知識和資料隨後將成為我們構建和設計更美好未來的關鍵基石。

活動簡介

從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術，都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。

會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家，透過專題演講、產品展示與互動交流，從元件、模組到系統，從概念設計到開發工具，深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點，並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。

贊助廠商

立即報名