荷蘭半導體設備大廠ASML計畫推出新一代的極紫外光(EUV)微影設備，號稱可延長摩爾定律(Moore’s Law)壽命至少10年。

ASML將自2023上半年起提供客戶0.55數值孔徑(NA)的新一代EUV機台(目前版本為0.33NA)；該公司副總裁Teun van Gogh接受《EE Times》採訪時表示，這將有助於晶片製造業者在至少10年內突破2奈米節點的瓶頸。

該公司預期，晶片製造商一開始會在訴求成本節省的單次曝光EUV製程中採用0.55NA設備，而在需要多重圖形(multi-pattern)的製程中，採用0.33NA設備搭配較成熟的節點。隨著單次曝光0.55NA技術達到極限──大約會在6年之，ASML預測晶片業者將再次採用多重圖形方法來實現更先進的節點與更高的電晶體密度。

目前ASML是全世界唯一可供應EUV微影設備的廠商，該公司是在2010年將第一套EUV設備原型出貨給一家匿名亞洲客戶。

今日，半導體製造領域分為「有EUV」以及「沒EUV」兩個世界，前者包括台積電(TSMC)、三星(Samsung)與英特爾(Intel)，能為像是Apple、聯發科(MediaTek)、高通(Qualcomm)等客戶製造最尖端的晶片；後者則是在多年前就放棄投入高達數十億美元的資本支出，在先進製程節點的競爭上認輸，專注於改善較舊製程的利潤以及對先進製程需求較低、或不需要先進製程的產品。

那些「沒EUV」的半導體業者包括中芯國際(SMIC)等中國公司。中芯在去年中美貿易戰如火如荼的時候，被美國列入實體清單而無法採購EUV設備；投顧業者Susquehanna International Group的分析師Mehdi Hosseini表示，中芯不太可能獲得美方許可採購最新的ASML設備。

「不會有任何一套EUV設備出貨到中國的晶圓廠，包括那些在當地的跨國業者；」Hosseini接受《EE Times》採訪時表示，那些在中國擁有製造據點的跨國半導體公司也包括三星與英特爾。而在中國之外，只有英特爾、三星與台積電會在邏輯製程採用EUV；此外三星、海力士(SK Hynix)與美光(Micron)等記憶體業者也會將EUV用於DRAM製程。

跨越3奈米節點障礙

Hosseini表示，在接下來幾年，ASML將推出的0.55NA設備將有助於台積電等領先半導體業者突破前進3奈米以下製程的障礙；「晶圓廠唯一能實現3奈米製程的方法是採用EUV設備與多重圖形技術，這絕對會讓晶圓製造成本大幅提高，而避免EUV多重圖形的唯一方法，就是採用高NA (0.55NA)設備。」

他預測，台積電尚未量產的3奈米節點，不會如曾經預期的那般引起市場轟動，因為該節點的電晶體密度增加幅度「不足」，且互連間距大於預期，這使得3奈米電晶體成本與目前的4奈米節點類似，晶片性能提升程度也有限。

根據Hosseini指出，台積電、三星與英特爾三大晶片製造業者都意識到了這個障礙，競相投入在2奈米節點採用環繞式閘極(GAA)電晶體架構的技術研發，目標是實現每平方毫米(millimeter) 2.2億電晶體的密度，以及30奈米的互連間距。

多重圖形難以避免

雖然採用多重圖形方案也有助於讓晶片業者實現更高的電晶體密度，卻會因為製程步驟的增加而帶來較高的製造成本，還有在每次曝光使用EUV的大量能耗。對此ASML的EUV NXE業務部門執行副總裁Marco Pieters接受《EE Times》採訪時表示：「綜觀實現最終晶圓所有步驟，不只有微影技術以及微影設備所消耗的能源，還有沉積技術。」

Pieters指出，多年前0.33NA的EUV設備首度問世，ASML的客戶就經歷過從多重圖形深紫外光(DUV)微影轉換到單次曝光EUV的程序，而單次曝光EUV也遭遇了極限；「我們已經看到有客戶開始採用EUV微影進行多重圖形製程，而0.33NA設備將與0.55NA設備共存，因為有一些電路層可以用目前的EUV設備進行單次曝光，我們認為客戶將繼續同時採用高NA設備與現有技術。」

Susquehanna的Hosseini則表示，以EUV微影設備製造晶片的業者，會轉向採用多重圖形方法以更充分發揮該微影技術的效益：「EUV多重圖形是從4奈米節點過渡到3奈米節點、甚至3奈米以下節點的唯一方法。」

ASML也看到客戶在新一代節點發揮0.33NA EUV設備更大效益的空間；Pieters指出：「我們認為未來0.33NA EUV還會被應用在接下來幾個節點，甚至在產業界所說的2奈米以下節點。」

Hosseini在研究報告中表示，各家半導體業者命名製程節點的方法有所不同，例如台積電目前正在量產的5奈米製程升級版N5+，就相當於英特爾量產中的10奈米SuperFin，兩個製程的電晶體密度都是每平方毫米1.75億以上電晶體，互連間距小於30奈米。

此外他也在報告中指出，英特爾是利用十年前的浸潤式微影技術實現該節點的性能目標，而台積電則已經是第二年採用EUV技術。

單一EUV供應來源

在EUV技術以及高NA值微影工具領域，ASML預期在未來的幾年都會是全世界唯一的供應商。Pieters 表示：「在可預見的未來，我們會是供應這類技術的唯一公司。」

van Gogh則指出，從0.33NA轉換到0.55NA EUV，對曾經在幾年前從DUV微影轉換至EUV的晶片製造商來說會更輕鬆；ASML已經有一個支援生態系形成，聚集了可提供光罩、光阻劑等技術的供應商。

不過ASML婉拒透露除了現有5家EUV採用者(英特爾、美光、三星、海力士與台積電)之外，是否會有更多公司採購新一代0.55NA機台。

ASML也表示，提升EUV設備的處理量將有助於降低整體擁有成本；ASML目前的EUV設備已經從每小時可處理125片矽晶圓進步至170片晶圓，而新一代設備將進一步達到每小時200片晶圓的處理量。

「藉此，我們嘗試在基本上改善每片晶圓的整體擁有成本；」Pieters表示：「我們試著確保那些系統的微影技術成本實際上會隨著時間降低。」

對此Hosseini表示，晶圓處理量提高對於晶片製造商來說非常重要，特別是在他們要開始採用多重圖形EUV的時候。他進一步指出，在高NA設備開發的同時，一台可達到每小時處理200片晶圓的EUV機台可滿足多重圖形應用需求。

ASML看好全球半導體產業成長前景，以及市場對微影技術的需求強度不斷提升。而在過去三年，ASML的公司股價已經漲了三倍。

編譯：Judith Cheng

(參考原文：Moore’s Law Could Ride EUV for 10 More Years，By Alan Patterson）

活動簡介

從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術，都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。

會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家，透過專題演講、產品展示與互動交流，從元件、模組到系統，從概念設計到開發工具，深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點，並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。

贊助廠商

立即報名