事半功倍

針對同一線路上共用電源和資料，目前具備多種標準，包括針對資料線供電(PoDL)的IEEE 802.3bu，以及針對乙太網路供電(PoE)的IEEE 802.3af，採用具有專用電源介面控制器。這些定義的標準通過檢測、連接檢查、分類和開/關故障監測，提供了受控的安全電源連接。在安全供電情況下，功率水準範圍為幾W至幾十W。

與適用於廣泛應用的標準化PoE/PoDL規範相反，術語「工程電源」(EP)是指客製化的資料線供電設計，通常用於單一應用。例如，針對馬達控制編碼器應用，Hiperface DSL規範1將電源和資料耦合至同一線路。工程電源還可用於一些現代感測器系統中。

一般的共用電源和資料介面經過編碼，可減少訊號直流成分，從而在發送交流訊號成分時簡化系統設計。但是，許多數位輸出感測器介面(如SPI和I²C)尚未經過編碼，具有可變的訊號直流成分，因此不是共用資料和電源設計的自然之選。對SPI或I²C進行編碼需要額外的微控制器，這會增加解決方案的成本和尺寸(圖1)。為了免去編碼和額外增加微控制器的麻煩，設計人員必須嘗試採用事半功倍的辦法，這就需要仔細設計和類比工程電源電路。工程電源電路由電感、電容和保護電路組成，一起構成了一個濾波器。

圖1：MEMS感測器的潛在工程電源解決方案，在感測器解決方案尺寸和設計複雜性方面進行了權衡。

工程電源背景

功率和資料透過電感電容網路分佈在一對電線上。高頻資料透過串聯電容與資料線路耦合，同時保護通訊收發器免受直流母線電壓影響。主控制器上的電源透過電感器連接到資料線路，然後使用電纜遠端的子節點感測器節點上的電感器進行濾波。

電感電容網路將產生高通濾波器，因此耦合解決方案必須增加到不需要直流資料成分的資料線上。但是，有些介面未在實體層進行編碼以去除直流成分，如SPI。在這種情況下，系統設計人員需考慮最壞情況的直流成分場景，即資料影格中發送的所有位元均為邏輯高位準(100%直流成分)。所選的電感還將具有指定的自諧振頻率(SRF)，超過該頻率時，電感值會下降，寄生電容會增加。這樣，工程電源電路將同時充當低通和高通濾波器(帶通)，基於模擬的建模可大幅協助系統設計人員瞭解該限制。

長距離移植SPI時，電纜和元件會影響系統時脈和資料同步。可能的最大SPI時脈基於系統傳輸延遲設定，包括電纜傳輸延遲，以及主節點和子節點元件傳輸延遲。雖然本文未作進一步討論，但設計人員應意識到該額外限制，更多資訊請參考「為工業4.0啟用可靠的基於狀態的有線監控——第2部分」。²

圖2所示為簡化的工程電源電路，可用於進行濾波或下降電壓和下降時間分析。受資料線供電網路電感的影響，通訊匯流排電壓會下降(圖3)。電壓下降分析很重要，因為當電壓下降超過峰值電壓的99%時，網路中會出現位元錯誤。可將系統設計為符合特定的電壓下降和時間下降規範。例如，1000BASE-T乙太網路假設500ns內的電壓下降為27%，³如圖3所示。

圖2：工程電源，用於分析的簡化電路。

圖3：電壓下降和下降時間。

公式(1)至公式(6)提供電感值和電容值，以獲得目標電壓下降值和下降時間。假設在電壓下降期間，隔直電容間的電壓變化可忽略不計，則得出以下運算式，以求取串聯LR電路的電壓下降值：

基於目標下降、下降時間和電阻，該公式提供了求取電感的運算式：

透過以下公式求出串聯RLC電路的阻尼比：

假設臨界阻尼系統的ζ = 1，則得出用於求取C的運算式：

代入上述求C和L的運算式，得出電路高通濾波器的截止頻率：

對於臨界阻尼系統：

為何使用LTspice進行工程電源模擬？

使用LTspice進行工程電源模擬有幾個令人信服的原因，包括：

• 真實電感模型，包括可使模擬與真實性能更緊密相關的元件寄生效應。LTspice庫中具有數以千計的電感模型，由眾多知名製造商(Würth、Murata、Coilcraft和Bourns)提供。
• 提供適用於ADI實體層通訊收發器的LTspice模型以支援多種介面標準(CAN、RS-485)，而其他半導體製造商通常不提供。
• 彈性的LTspice波形檢視器可用於對資料線供電設計進行快速的數值評估。
• 與普通SPICE模擬器相比，借助LTspice的增強功能，模擬功耗元件(例如，LDO穩壓器和開關穩壓器)的速度非常快，使用者僅需幾分鐘即可查看大部分開關穩壓器的波形。
• 現成LTspice展示電路減少了原理圖擷取時間。
• 有1000多種ADI功率元件模型、200多種運算放大器模型和ADC模型，以及電阻、電容、電晶體和MOSFET模型，可供您用於完成剩餘的設計部分。

使用LTspice進行下降分析

圖4提供了簡化的資料線供電模擬電路。該電路使用LTC2862 RS-485收發器LTspice巨集模型和1mH電感(Würth 74477830)。LTspice中的真實電感模型包括可使模擬與真實設計性能更緊密相關的元件寄生效應。隔直電容值為10µF。一般來說，使用較大的電感值和電容值可降低通訊網路上的資料速率性能。模擬測試用例的資料速率為250kHz，這大致相當於透過RS-485介面移植時脈同步SPI時100M的電纜通訊。模擬中使用的輸入電壓波形對應於最差情況的直流成分，其中包含16位元字和所有邏輯高位準位元，模擬結果如圖5和圖6所示。輸入電壓波形(V_IN)與遠端受電元件的輸出相匹配(無通訊錯誤)。圖6所示為用於進行下降分析的匯流排電壓差分波形(電壓A到電壓B)的放大圖，從L2電感中存取的遠端感測器節點電壓提供5V±1mV的電源軌。

圖4：使用LTC2862 (RS-485)和1mH Würth電感74477830的工程電源LTspice模擬電路。

圖5：RS-485匯流排差分電壓V(A,B)，以及下降點X和Y的模擬結果。

圖6：點X和Y的下降分析。

使用圖5和圖6的LTspice波形測量V_DROOP、V_PEAK和T_DROOP。然後，使用公式2和公式4計算L值和C值。如表1所示，計算出的L值為1mH~3mH，但該值可能因測量波形的位置而有所不同。在X點進行的測量最準確，產生了約為1mH的正確電感值。高通濾波器頻率(公式6)就是下降時間和電壓的函數，對於點X，1位元(半個時脈週期)的頻率約等於250kHz/32，與圖5所示的輸入波形(V3)相匹配。

執行圖4所示的模擬時，值得注意的是，建議使用C8電容來降低感測器上的電壓過沖(功率存取節點上的V_POUT)。增加C8以後，過沖最大值為47mV，並且在1.6ms內建立至所需5VDC的1mV以內。在不使用C8電容的情況下進行模擬導致系統欠阻尼，過沖值為600mV，並且與5VDC目標存在100mV的永久電壓振盪。

C值為0.4μF~1μF，如表1所示。C值小於10µF隔直電容值，因為電路包含額外的串聯電容(1µF、100µF)，且可能出現過阻尼，這與公式1至公式6的計算相矛盾。

表1：下降分析。使用V_DROOP/V_PEAK和T_DROOP測定電路電感和電容。

模擬更複雜的供電電路

在感測器節點增加LDO穩壓器或DC-DC轉換器可實現在標準工業電壓軌(例如，12VDC和24VDC)上從主節點供電。LDO穩壓器或DC-DC開關穩壓器的選擇取決於應用要求。如果應用使用12VDC電壓軌，則LDO穩壓器可能適合用來實現超低雜訊性能，並且在感測器子節點產生可接受的功耗。對於24VDC電壓軌，建議使用效率更高的DC-DC開關穩壓器來降低功耗，ADI的低雜訊Silent Switcher架構確保可實現更高的能效和低雜訊。

24VDC廣泛用於鐵路、工業自動化、航空航太和防務應用中。適用於鐵路用電子裝置的EN 50155標準5規定了24VDC的標稱輸入電壓，但標稱輸入變化為0.7V_IN~1.25V_IN，規定的擴展範圍為0.6 × V_IN~1.4 × V_IN。因此，應用中使用的DC-DC元件需要14.4VDC~33.6VDC的較寬輸入範圍。

LTM8002 Silent Switcher µModule穩壓器採用6.25mm × 6.25mm BGA封裝和3.4VDC~40VDC的較寬輸入範圍，非常適用於鐵路車輛監控中所用的空間受限振動感測器。

圖7複製了圖4的原理圖，增加了穩壓器，從主節點輸送至子節點感測器的電源為24VDC。模擬顯示在穩壓器上達到所需5VDC±1%的輸出電壓需要1ms的斜坡時間。建議設計人員在上電時實施2ms~3ms時間延遲，然後再啟動主節點和子節點之間的通訊。這將確保在感測器節點輸出端獲得有效資料。

圖7：在感測器子節點(LTM8002)使用ADI的低雜訊Silent Switcher元件可為電源軌設計提供更大的彈性。

圖8：在V_POUT上達到所需5VDC的斜坡時間為1ms，2ms~3ms後在V_OUT上獲得有效資料。

完整的MEMS訊號鏈模擬

ADI提供很多設計筆記，可協助設計人員完成MEMS訊號鏈設計，並使用LTspice進行模擬(圖9)。雖然很多MEMS均為數位輸出，但也有很多高性能感測器具有類比輸出。模擬運算放大器和ADC訊號鏈可在完成硬體設計建構之前提供有價值的見解。

圖9：使用LTspice的完整感測器訊號鏈模擬(此為簡圖，未顯示所有連接和被動元件)。

如要分析低通濾波、放大器和ADC輸入對感測器資料的影響，設計人員可參考 Gabino Alonso和Kris Lokere提供的LTspice基準電路。可提供AD4002 和 AD4003 18位元SAR ADC，以及16位元 LTC2311-16的類比模型。關於使用LTspice開發客製化的類比數位轉換器模型，Erick Cook提供了有用的實踐指南。

有200多種運算放大器模型可供選擇，包括ADA4807和ADA4805系列。可提供基準電壓巨集模型(例如ADR4525和LTC6655-5)，以及ADA4807-1基準電壓緩衝器。Simon Bramble在他的一篇關於狀態監測系統的文章中介紹了如何使用LTspice來分析振動資料的頻譜，Bramble的文章提供了關於格式化和分析擷取的感測器資料的有用提示。

圖10所示為ADXL1002低雜訊、±50g MEMS加速度計頻率響應的LTspice模型示例。以LTspice拉普拉斯格式使用串聯LRC電路與MEMS頻率響應很接近，模擬模型與資料表典型性能保持較好的一致性，諧振頻率為21kHz，在11kHz時為3dB。對於交流分析，最好在LTspice中使用Laplace電路，但對於瞬態分析，應使用離散式RLC元件以獲得優質模擬性能。

圖10：(a)MEMS頻率回應的Laplace模型，(b)圖顯示諧振頻率為21kHz，在11kHz時為3dB。

對於類比輸出加速度計(如ADXL1002)，頻寬的定義為對直流(或低頻)加速度的回應降至-3dB時的訊號頻率。圖11複製了圖10的MEMS頻率回應模型，但還包括運算放大器的濾波器電路，使用該濾波器電路，可在3dB內測量更多的MEMS頻率回應。該圖顯示，在17kHz時運算放大器的V_OUT為3dB，而未濾波MEMS的輸出在11kHz時為3dB。

圖11：(a)MEMS頻率回應和濾波器模型，以及(b)推高至17kHz的3dB點(與11kHz下的圖10b相比)。

圖12包括MEMS輸入模型(圖10中的離散式RLC)、運算放大器濾波和16位元LTC2311-16 SAR ADC模型。可使用模組化方法建構和類比完整的訊號鏈，將有線介面和工程電源作為獨立的模組增加。

圖12：MEMS輸入模型(圖10中的離散式RLC)、運算放大器濾波和16位元LTC2311-16 SAR ADC模型。

對於瞬態模擬，可探測LTC2311-16 DIGITAL_OUT節點，以查看對應於MEMS電壓輸入(V_IN)的數位輸出。可修改LTC2311-16 LTspice模型，以減少串列時脈和CNV介面時序，並且可將數位輸出基準OV_DD更改為1.71V~2.5V範圍內的任何值。一些RS-485收發器(如LTC2865)包括一個邏輯介面接腳VL，該接腳可在1.8V或2.5V下運作，從而為ADC數位輸出資料的有線流傳輸提供完美匹配。然後可使用LTC2865 VCC接腳，在3.3V或5.0V下單獨為RS-485介面供電，以提供電壓更高的電纜驅動。

圖13：MEMS模型的輸入電壓(VIN)和濾波後的數位化輸出電壓(DIGITAL_OUT)。

參考MEMS和工程電源評估平台

ADI的有線狀態監測平台為ADcmXL3021三軸振動感測器提供工業有線連結解決方案。硬體訊號鏈由ADcmXL3021加速度計組成，SPI和中斷輸出與介面PCB相連，透過數公尺長的電纜將發送至RS-485實體層的SPI轉化發送至遠程主控制器板。SPI到RS-485實體層的轉換可以使用隔離或非隔離的介面PCB實現，其中包括iCoupler隔離(ADuM5401/ADuM110N0)和RS-485/RS-422收發器(ADM4168E/ADM3066E)。該解決方案透過一根標準電纜(工程電源)將電能和資料結合，進而降低了遠端MEMS感測器節點的電纜和連接器成本。專用軟體GUI可以簡單配置ADcmXL3021元件，並在長電纜上捕捉振動資料，GUI軟體將資料視覺化顯示為原始時間域或FFT波形。

圖14：資料線供電的有線振動監測。

結論

現代MEMS感測器解決方案的體積小、整合度高，並且配置在振動源附近，用於測量振動頻率。頻率隨時間的變化顯示振動源(馬達、發電機等)存在問題。頻率測量對於CbM而言非常重要·使用工程電源解決方案可節省MEMS感測器的連接器數量和電纜成本，LTspice是強大的免費模擬工具，可用於模擬工程電源設計。數千個功率元件模型(包括LTM8002 Silent Switcher元件)可用於完成剩餘的設計部分，使用提供的ADC、運算放大器和MEMS模型，可實現完整的MEMS訊號鏈模擬。

參考電路

1.Hiperface DSL—數位進化。 SICK Sensor Intelligence，2020年10月。

2.Richard Anslow and Dara O’Sullivan。「為工業4.0啟用可靠的狀態監測——第2部分。」 ADI，2019年11月。

3.「IEEE 802.3bu-2016——IEEE乙太網路標準——修正案8：單根平衡雙絞線乙太網路由資料線供電(PoDL)的電線的實體層和管理參數。」，2017年2月。

4.Andy Gardner。「PoDL：去耦網路展示。」凌力爾特，2014年5月。

5.EN 50155:2017用於鐵路車輛的鐵路應用電子設備。

6.Gabino Alonso and Kris Lokere。「LTspice：模擬SAR ADC類比輸入。」ADI，2017年11月。

7.Erick Cook。「使用LTspice類比混合連續採樣系統。」，2020年1月。

8.Simon Bramble。「使用LTspice分析狀態監測系統中的振動資料。」 《類比對話》，第54卷第2期，2020年6月。

活動簡介

從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術，都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。

會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家，透過專題演講、產品展示與互動交流，從元件、模組到系統，從概念設計到開發工具，深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點，並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。

贊助廠商

立即報名