阱、分接頭和保護環在類比佈局中的重要性

作者 : Mark Waller,Pulsic研發副總裁/共同創辦人

對大多數設計人員來說,MOSFET佈局的幾何形狀都由PCell/PyCell創建,但阱、分接頭和保護環的位置和幾何形狀設計則需要設計人員的專業知識…

先前曾經探討了電路原理圖中隱含的一些類比電路結構,但並沒有詳細說明。其中的關鍵示例包括阱(well)、分接頭(tap)和保護環(guard ring),它們對MOSFET電路的正常工作必不可少。

瞭解基板在MOSFET電路中的作用對創建有效的類比設計至關重要。但首先,我們有必要瞭解MOSFET電晶體的工作原理。本文以增強型N通道MOSFET為例進行說明。在N通道元件中,元件的源極和汲極端子是設置在P型基板中的N型半導體區域。N-P和P-N結有效地建構了兩個反向偏置的二極體,可以阻斷電荷流過元件。

 

圖1:在N通道MOSFET中,元件的源極和汲極端子是設置在P型基板中的N型半導體區域。

(來源:Pulsic)

 

閘極端子是一個導電板,它通過一層薄薄的SiO2絕緣層與P型基板隔開。實際上相當於在閘極和基板之間形成了一個電容。

 

圖2:閘極端子與P型基板之間通過SiO2絕緣薄層隔開。

(來源:Pulsic)

 

在工作中,相對於基板電位的正電位差被施加到閘極上。它通常與源極保持相同的電位,因此通常稱為VGS。閘極上的正電荷排斥正電荷載流子(空穴),並吸引緊鄰閘極下方P型基板材料中的負電荷載流子(電子)。其效果是在閘極正下方創建一個耗盡正電荷載流子的區域,稱為耗盡區,耗盡區多餘的電子被誘導成N型區,或源極和汲極端子之間的N通道。電子可以透過 N通道從源極流向汲極,從而產生通過元件的電流。

在數位電路中,閘極電位在軌與軌之間切換,導致元件要不是完全關斷,就是完全導通,N通道完全耗盡,這種完全耗盡的模式稱為飽和。在類比電路中,電晶體通常工作在歐姆區,此時,流過元件的電流ID與VGS成正比。為了實現這一點,VGS要在導致部分耗盡的N通道電位範圍內工作。

在歐姆模式下,元件的增益對閘極和基板之間的電位差非常敏感。基板電位的微小變化都將對通過元件的電流產生很大影響。為了建構出能夠依要求工作的類比MOSFET電路,有必要在佈局中插入一些特別的結構,以精細控制基板電位。

在大多數製程中,主要採用三種MOSFET元件,即P型基板中的N通道元件(如上所述)、N阱中的P通道元件,以及深N-阱中的N通道元件。

N-阱

大多數製程都會先利用摻雜在整個晶片表面形成P型基板,N通道元件可以直接建構在這個 P型基板之上,而P通道元件則需要N型基板來形成P型通道。為了實現這一點,首先需要在將要製造P通道元件的地方沉積出N型材料區域,這一N型區域稱為N-阱。

 

圖3:N型區域包括沉積的N型材料,在這裡可構造P通道元件。

(來源:Pulsic)

 

分接頭

N阱會與電路的其他部分有效隔離,但在工作期間,N-阱中會積蓄電荷。這些電荷會改變P通道元件的VGS,從而改變電路性能。為了防止這種情況的發生,可以將N+「分接頭」插入到佈局中,讓電荷流失,從而將N阱保持在正確的電位上。

阱中的N型材料電阻相當大,因此為了確保對電位的良好控制,整個區域中的每個N阱都需要多個分接頭。類似地,將P+基板分接頭添加到P型基板中以控制P型基板中的電荷積蓄。通常,製程設計規則手冊(DRM)中將指定分接頭間的最大距離以避免閂鎖,但分接頭仍然需要非常頻繁地插入,才能確保類比電路的良好運行。

 

圖4:將分接頭插入佈局中以排出電荷。

(來源:Pulsic)

 

保護環

類比設計常常利用「保護環」來擴展分接頭結構。保護環是可以完全包圍一組元件的大型分接頭。透過在一組元件周圍的阱/基板中創建一個低電阻環,可以更有效地將元件彼此隔離,這樣可以防止其他元件的電荷積累或波動電位影響到這組受保護元件的正常工作。

 

圖5:保護環是完全包圍一組元件的大型分接頭。

(來源:Pulsic)

 

保護環的形狀通常在金屬1中重複,並引出多個觸點,將金屬1環與N+環連接起來,這樣確保了保護環與電源或地之間的良好連接。增加保護環的寬度和觸點數量可以進一步提升隔離度,但將以增加佈局面積為代價。

保護環在混合訊號設計中尤為重要,電路中敏感的類比電路通常位於「嘈雜」的數位CMOS電路附近。在某些特別敏感的電路中,甚至需要將每個元件都置於其自己的阱中,並擁有自己的保護環;但大多數情況下,同一電路中的元件可以共用阱。一種常見的策略是在電路的特定部分周圍創建額外的保護環,例如,用差分對來提供額外的保護,隔離其周圍環境。

深N-阱

直接內建在P型基板中的N通道元件不能像其N阱中的P通道元件那樣有效隔離,這是因為儘管在元件周圍創建了P+保護環,但保護環下方仍有一條電氣路徑供電荷流動。為了解決這個問題,可以建構深N-阱來更有效地隔離這些N通道元件。

 

圖6:深N-阱可以更加有效地隔離N通道元件。

(來源:Pulsic)

 

在元件的P-阱周圍和下方建構一個N-阱,N通道元件在P-阱中運作。P-阱和深N-阱都需要分接頭,但在多數情況下,這兩個阱都用保護環來保護。這意味著元件周圍有兩個環,這大大提高了元件的隔離度,但從佈局角度而言,它需要的空間也更大。

設計阱、分接頭和保護環時,還需要考慮其對元件匹配的影響。許多類比結構(例如電流鏡和差分對_都需要精確匹配不同元件的特性,在兩個元件之間實現良好匹配的主要方法是盡可能地匹配其幾何形狀,包括元件周圍的阱、分接頭和保護環。另外,靠近保護環放置的元件將與放置更遠的元件具有不同的特性。

對大多數設計人員來說,MOSFET佈局的幾何形狀都由PCell/PyCell創建,但阱、分接頭和保護環的位置和幾何形狀設計則需要設計人員的專業知識。大多數情況下,DRC和LVS檢查會告訴設計人員他們錯在哪裡,但這些工具無法衡量最終佈局的品質。因此,作為一個專業的佈局設計人員,應該瞭解這些結構的作用,為什麼需要它們,以及它們對電路的影響。

(參考原文:Analog layout: Why wells, taps, and guard rings are crucial,by Mark Waller)

本文同步刊登於EE Times China網站

 

 

 

 

加入我們官方帳號LINE@,最新消息一手掌握!

發表評論