克服運算密度挑戰 Chiplet扮演關鍵角色

2021-11-12
作者 Balaji Baktha,Ventana Micro Systems創辦人暨執行長

採用最新的製程節點已提供所需運算密度勢在必行,但這麼一來,傳統的單體SoC會因為日益提升的成本和上市時間的挑戰,導致經濟效益不佳,而存在一個既有的劣勢。為解決這個困境,以Chiplet為基礎的整合策略便誕生了...

資料中心的工作負載正快速演進,需要高運算密度與不同的算力、記憶體和I/O能力組合。這使得相關架構從一體適用的單一解決方案轉向功能分散,以便為特定應用個別進行擴充。

採用最新的製程節點已提供所需運算密度勢在必行,但這麼一來,傳統的單體SoC會因為日益提升的成本和上市時間的挑戰,導致經濟效益不佳,而存在一個既有的劣勢。為解決這個困境,以小晶片(Chiplet)為基礎的整合策略便誕生了,其算力可以得益於最先進的製程節點,而特定應用的記憶體和I/O整合就能夠利用較成熟的舊製程節點。

此外,將一個解決方案分解成可組成的部分,為夥伴的生態系統開啟了一扇門;它們可以獨立地開發最佳化的Chiplet,且能將它們異質化地組合並搭配成許多高度差異化且具成本效益的解決方案。

Chiplet方法取得了一個平衡的折衷,它能夠超越單體化的方法,從一套可組合的Chiplet功能中,提供大量的特定領域解決方案。運算Chiplet往往能快速地採用最先進的製程節點,以實現最佳效能、功耗和面積(PPA)。在另一方面,記憶體和I/O是利用混合訊號功能,從最新節點獲益較少,而且需要較長的驗證週期;如此一來,以採用成熟製程節點的Chiplet進行整合會更有優勢。

由於記憶體和I/O配置通常是針對特定工作負載的,在一個更具成本效益的節點上進行Chiplet整合,會是一個高價值且更具差異化的SoC開發。另外一方面,運算Chiplet更具通用性、能夠在更廣泛的應用中攤銷所需的先進的節點成本。最後,一個系統整合者能夠混搭不同的Chiplet,以解決廣泛的應用和產品型號,不需負擔新晶片設計帶來的高成本。

對典型的高性能CPU設計而言,這些優勢能夠讓每個產品節省至少2,000萬美元並縮短大約2年左右的上市時間。這些成本的節約是來自於IP授權費用、光罩組合、EDA工具和開發投入等方面的費用減少。相較於單體化方法,上市時間縮短的優勢是因為顯著降低了將一個解決方案整合、驗證和商品化的複雜性。最後,整合Chiplet的所需的封裝技術已經成為主流,不會為生產更具成本效益的產品大幅增加風險。

要讓一個具有多供應商的Chiplet的方法成為主流,有兩件事情需要特別留意:一是Chiplet之間需要一個開放且標準化的裸晶對裸晶(die to die,D2D)介面;二是要有一個由特定功能Chiplet所組成的生態系統,能夠立即進行整合以因應不同的應用。產業領導者正在投入資源和努力,以確保這兩點能在不久的將來被妥善地解決。

開放運算計畫(Open Compute Project)下的開放領域特定架構(Open Domain-Specific Architecture,ODSA)工作小組正在進行D2D的標準化工作,確保該標準能夠被有效運用於從資料中心內部到5G網路邊緣的各種應用。

有多家供應商帶來他們高度可攜的D2D線束(Buch-of-Wires,BoW)PHY技術,以提供Chiplet之間的電氣實體層。在PHY的頂部,Ventana已經打造出一個輕量的連結層(Link Layer),能在Chiplet介面有效地傳輸標準互連協議。

將解決方案分解成Chiplet上各種可組合功能的優點,高度仰賴D2D介面屬性達成性能-功耗-成本之間的妥善權衡。BoW被視為具說服力的解決方案,因為能以較低的成本,提供高頻寬、低延遲、低功耗;此外,它的電路複雜度很低,能夠被多個客戶和產品線廣泛採用。其初始介面配置是提供128GB/s原始頻寬,以及小於8ns的延遲和低於0.5pJ/bit的有效功耗。

除此之外,一個圍繞著D2D Chiplet介面的豐富生態系正在形成,數家老牌供應商正致力於開發一系列高速序列和處理架構,可望支援一個廣泛的解決方案市場。除了資料中心,發展中的夥伴生態系也正聚焦於其他高成長性的市場領域,例如5G基礎建設、邊緣運算、車用和終端客戶裝置。

RISC-V可延展的指令集架構(ISA)提供了一個穩固的基礎,透過與一個統一的軟體架構之結合,帶來領域特定的加速發展。這也是Ventana Micro Systems這家公司的成立宗旨,我們想把RISC-V帶到高效能CPU產品領域,結合資料中心等級的處理器,因應超大規模資料中心業者與企業應用客戶的特定需求。我們選擇在一個夥伴生態系統中扮演領先者,開創一個以Chiplet為基礎的方法,以推動該技術被快速採用。

我們已經證明了運算Chiplet方案能夠在一個整合性Chiplet設計當中,處理並執行客製化的指令。這個方法為支援各種解決方案提供了彈性,客戶能夠選擇在一個不同的Chiplet中保有它們的差異化技術,或著直接與Ventana合作以實現更佳的整合。

要促成諸如分散式伺服器、異質運算,以及資料中心內領域特定加速作業和其他高速成長市場的顛覆性趨勢,以Chiplet為基礎的整合是不可或缺又非常合適的方法。除了能快速獲得市場採用以掌握新興趨勢,該方案相較於傳統的單體SoC,提供了顯著的成本和上市時間優勢。進而促成了這些新興趨勢的快速採用。

在ODSA工作小組進行的DSD介面標準化行動,將催生一個豐富的生態系,以支援透過Chiplet實現的獨特、具差異化的整合。而RISC-V ISA的可擴展性,也將藉由利用已經準備好量產的運算Chiplet和支援生態系,在創紀錄的時間內釋放領域特定的加速。

 

本文同步刊登於《電子工程專輯》雜誌2021年11月號

責編:Judith Cheng

(參考原文:Chiplet Strategy is Key to Addressing Compute Density Challenges,By Balaji Baktha)

 

 

 

 

活動簡介

目前寬能隙(WBG)半導體的發展仍相當火熱,是由於經過近幾年市場證明,寬能隙半導體能確實提升各應用系統的能源轉換效率,尤其是應用系統走向高壓此一趨勢,更是需要寬能隙元件才能進一步提升能效,對實現節能環保,有相當大的助益。因此,各家業者也紛紛精進自身技術,並加大投資力道,提升寬能隙元件的產能,以因應市場所需。

本研討會將邀請寬能隙半導體元件關鍵供應商與供應鏈上下游廠商,一同探討寬能隙半導體最新技術與應用市場進展,以及業者佈局市場的策略。

贊助廠商

發表評論

訂閱EETT電子報