結合Cadence Innovus設計實現系統的混合佈局器(mixed-placer)自動化技術，創意電子成功地將佈圖規劃設計時間從幾週縮短到幾天，使佈線長度(wirelength)減短10%以上，也使轉換功耗(switching power)增5%。

多年來，創意電子一直使用Cadence數位全流程將最具挑戰性的ASIC進行投片，應用到最新的5奈米和3奈米製程節點。作為全球領先的ASIC供應商，在越來越苛刻的產品上市時程壓力下，能夠提供最佳的功耗、效能和面積(PPA)表現，可說是成功的制勝關鍵。

隨著ASIC設計規模擴大和複雜性的增加，佈圖規劃中的巨觀單元(macros)數量也迅速增加，使得創意電子傳統人工和迭代佈圖規劃成為設計實現時程中變得冗長。使用Innovus中mixed-placer技術，讓創意電子團隊可以同時處理標準單元和巨觀單元的置放佈局，自動進行佈圖規劃，以達到更高的效率和更快的功耗、效能和面積分析。

Cadence數位全流程為客戶提供了設計收斂的快速途徑，以及更好的可預測性。它支援Cadence的智慧系統設計(Intelligent System Design)策略，使系統單晶片系統設計更加優異。

活動簡介

從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術，都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。

會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家，透過專題演講、產品展示與互動交流，從元件、模組到系統，從概念設計到開發工具，深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點，並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。

贊助廠商

立即報名