三星4nm為什麼不如台積電4nm?

作者 : 黃燁鋒,EE Times China

雖然無法從材料、結構等微觀層面來細緻對比兩家晶圓代工廠的4nm製程,不過依然有一些資料和產品路線等方向可明確兩者的顯著不同…

作為半導體製造尖端製程的4nm之年的2022年,三星(Samsung) 4nm弱於台積電(TSMC) 4nm應該是在大部分人的意料之中。這一點從發佈還不久的高通(Qualcomm) Snapdragon 8 Gen 1與聯發科(MTK)天璣9000這兩款手機晶片,在能效方面的明確對比就能看得出來。

 

 

最近SemiAnalysis援引了極客灣的測試結果。這兩顆晶片分別對應了三星4nm與台積電4nm,在CPU IP方面也比較相似(都是Cortex-X2、A710、A510組合)。但這兩款SoC晶片上的CPU所表現出來的功耗、能效卻有著顯著差異。當然這也未必都是製程的鍋,高通與聯發科具體的設計在其中也佔了相當的比重。

值得一提的是,從多個訊息源來看,今年年中高通預計會上市一款採用台積電4nm製程的高通Snapdragon 8 Gen 2晶片——屬Gen 1的改款。屆時來對比三星與台積電4nm,應該會有更具說服力的資料呈現。

明確兩家4nm的定位差異

雖然無法從材料、結構等微觀層面來細緻對比兩家晶圓代工廠的4nm製程,不過依然有一些資料和產品路線等方向可明確兩者的顯著不同。

首先有個前置條件還是需要重申,尖端製造製程所謂「5nm」、「4nm」、「3nm」這些數字,並不具有指代某個物理尺寸的實際意義。也就是說4nm製程的電晶體,並不存在任何一個維度的尺寸是4nm,包括FinFET電晶體的gate length也並非真正做到了4nm,所以這裡的數字只表明了晶圓代工廠製造製程的代際變化。

其次還要明確一個問題,就是4nm相對於5nm、3nm而言究竟是何種製程定位?一般來說,對於完整(full)製程演進而言,製程名稱數字是以0.7倍為節奏進行演進(嚴格遵照摩爾定律的話,應該是√0.5)。比如說14nm製程之後,完整製程演進應當是10nm (14nm × 0.7≈10nm),10nm之後是7nm,7nm之後是5nm。

依照這個規則演進,5nm之後是4nm還是3nm,在四捨五入規則下似乎得搖擺一下。不過主要晶圓代工廠的約定俗成下,5nm的完整製程演進應為3nm。那麼本文也默認,4nm應該屬於5nm→3nm的過渡製程。其角色定位應該和8nm (10nm→7nm的過渡製程)、6nm (7nm→5nm的過渡製程)類似。

但實際情況已經變得複雜很多。對於台積電而言,上面的規則是完全適用。台積電N7、N5、N3製程都屬於完整製程演進,N6、N4都屬於過渡製程,或者說N4本質上是N5的小改款。在所有晶圓代工廠3nm製程都延後的情況下,N4的價值在於填補這一時間段的市場空白。

 

 

三星這邊的情況則略有些不同,在三星的路線圖上5nm並不是其完整製程演進,三星5LPE屬於7LPP的同代演進或改款。在三星後續調整過的市場規劃中,4LPE才是7LPP的完整演進。由於5LPE的演進幅度,以及4LPE在路線圖定位上的不同,三星4LPE與台積電N4所扮演的角色實際上有較大不同。

究竟什麼是製程演進?

這就衍生出了一個問題,就是以什麼樣的標準來判斷製程的「同代演進」和「完整演進」?換句話來說,為什麼說5LPE是7LPP的改款,而4LPE才是7LPP的演進?為什麼說N4是過渡製程,而N3才是一個明確的代際?

一個比較簡單的回答是:這是晶圓代工廠自己決定的,晶圓代工廠想叫它什麼就叫它什麼,因為反正5nm、4nm這樣的數字也沒什麼現實意義。不過就目前的製程更新情況來看,除了從設計規則相容與否來做判斷,似乎還有一條明確的規則可尋。那就是製程的完整演進,至少需要存在明確的pitch scaling。

所謂的pitch scaling,可以簡單理解為電晶體(及互連金屬層)的物理尺寸變化。比如說對於FinFET電晶體而言,電晶體之間的最小fin間距要有變化,或者gate間距需要有變化,才能算得上製程演進。

 

 

比如說在Wikichip的資料庫裡,台積電N5製程的最小金屬間距(minimum metal pitch,MMP)為30nm,相比N7製程的40nm縮減幅度為0.75倍;CPP (contacted poly pitch,可理解為閘間距)則從先前的57nm縮減至48nm,縮減幅度0.84倍。

pitch scaling因此就能帶來電晶體密度的提升。那是不是也可以理解為電晶體密度提升了,也就意味著製程演進了呢?答案是不一定。實際上,三星5LPE相比7LPP,是存在電晶體密度提升;而且紙面上的提升數字還不小,Wikichip之前提出7LPP可達成最高的電晶體密度為95.07 MTr/mm2 (特指HD高密度單元庫);而5LPE的UHD超高密度單元則可以達到126.89 MTr/mm2的電晶體密度。

 

備註:這張圖中的Intel 7nm後續已改名為Intel 4。

(來源:Wikichip)

 

即便有如此電晶體密度提升,三星依然把5LPE劃歸在7LPP製程家族之下(而不算作一次完整演進),這是因為5LPE基本沒有進行pitch scaling。那是怎麼實現電晶體密度提升的呢?主要是一些被稱作scaling booster的方案,也包括了單元(cell)層級的一些調整。比如說5LPE的UHD標準單元去掉了一個fin…不過這樣的方案實際上也要求材料層面的改進。

而4LPE相比7LPP則是存在pitch scaling的,雖然底層電晶體層面的變化比較小——Wikichip消息稱,4LPE製程的fin pitch從27nm縮減到25nm,但並未得到三星官方確認。除此之外,金屬層部分M1 pitch從40nm縮減至28nm,M3 pitch從36nm縮減至32nm。

4LPE哪裡不如N4?

從這些資訊,至少可以知道,雖然都叫4nm,但4LPE和N4對兩家晶圓代工廠而言卻在定位上有著相當的不同。先於4nm製程之前的5nm,N5就是領先於5LPE的,因為後者甚至都不能算是完整的製程演進。當時的同代晶片對比,麒麟9000和Snapdragon 888的表現是很能解釋問題。

N4和4LPE其實很難做直接、明確的對比。大部分人關注的電晶體密度其實並不能直接說明問題——從材料到最終功耗、性能之類的表現上;而且高密度單元達成的理論最高電晶體密度,對電路設計的高性能部分價值也不大——因為晶片設計的關鍵路徑並不會用這種高密度單元庫。

可以來大致看看雙方提供和已知的一些資料。去年5月,Wikichip提出對於三星4LPE製程電晶體密度的預期為137.04 MTr/mm2。如果單從電晶體密度的角度來看,這個值其實還比不上台積電N5的171.3 MTr/mm2——台積電方面表示N4製程相比於N5,還能夠實現6%的die面積縮減(透過標準單元「創新」和設計規則變化)。當然筆者也反覆強調,不應太過迷信電晶體密度;但這個值還是可以作為參考之用,借此也能看到雙方實質上所能達成極值的差距。

 

 

三星和台積電針對4LPE、N4還有一些其他資料。N4如前所述是N5的同代演進,相較於N5能夠實現更好的面積效益。N4對台積電而言,比較重要的一個價值是縮減成本。因為N4用到了更多的EUV微影層,這樣一來也就減少了製程步驟和掩膜數量,或者說製程複雜度更低。另外台積電還比較模糊地提到,透過元件和BOEL方面的提升,也能實現更好的性能和功耗表現(雖然這句話大概等於沒說)。N4作為N5的延伸,整體設計規則實現了相容性。

值得一提的是,去年10月台積電宣佈N4會有個擴展的N4P製程。台積電表示,N4P在性能方面會比N5提升11%,比N4提升6%;能效表現上,N4P相比N5則會有22%的提升。N4P相比N4,在電晶體密度方面應該不會有什麼變化。預計N4P將於今年較早時間進入風險生產階段,基於N4P的首款產品流片會是在今年下半年。

 

 

三星4LPE如前文所述,屬於7LPP之後的完整演進製程,因為有pitch scaling和結構上的調整。4LPE是三星的最後一代FinFET電晶體製程節點。上面這張圖表示了4LPE在pitch scaling和單元結構上的變化(不過這張圖的5nm呈現應該是誇張過的)——scaling booster包括MOL、BEOL方面的調整,實現單元高度的縮減。

另外4LPE後續有個同代演進叫4LPP,三星在宣傳中提到相較4LPE會有5%的性能提升和10%的功耗縮減。

基於台積電和三星公佈的這些數字,仍然很難對這兩個製程做微觀上的對比。目前掌握的資訊是N5原版製程的電晶體密度依然遠高於4LPE/4LPP,而且基於7nm、5nm時代雙方的實際表現,以及後續台積電和三星宣傳的4nm的性能與功耗表現變化,三星的4nm幾乎無望和台積電4nm相比。

即便三星4LPE相比7LPP是一次製程演進,實際其較5LPE的變化卻並不算很大;而台積電接著N7時期的領先優勢,在N5節點上擴大了這種差距,並且對N5做改良後得到的N4也仍然得以領跑,步子走得相當穩。所以前面提到,Snapdragon 8 Gen 1和天璣9000的表現差距是可預料的,只是沒有想到這差距還略有點大(高通或許也需要為此擔相當的責任)…

 

 

另外,如先前的預期,三星3nm GAA電晶體雖將有結構上的大幅變動,但筆者認為從三星當前公開的資訊來看,這個節點的不確定性甚大,三星或將很難在3nm時代趕上台積電。三星真正的機會應該在2025年的2nm節點競爭上,屆時三星將發展到第三代GAA電晶體。三星在GAAFET電晶體上積累的經驗,是另外兩個競爭對手暫不具備的。

半導體製造尖端製程發展到如今,已經很難再憑藉廠商給製程定的名字來判斷其先進程度——所以英特爾(Intel)去年為自家製程都改了名字,也是在尖端製程開發越來越難的時代之下,各家發展路線差異的反映。在邁入GAA時代之後,這種差異或許還會更大。

本文原刊登於EE Times China網站

 

 

 

 

加入我們官方帳號LINE@,最新消息一手掌握!

發表評論