展望來年3nm製程之爭

作者 : 黃燁鋒,EE Times China

雖說3nm這兩年時常被掛在嘴邊,但有關3nm製程的資訊仍然不多,不過從目前晶圓代工廠已公開,和其他已知的資訊來看,3nm的競爭格局其實已經相當明朗…

雖說3nm這兩年時常被掛在嘴邊,但目前有關3nm製程的資訊仍然不多,畢竟三星(Samsung)、台積電(TSMC)和英特爾(Intel)的3nm今年都不會正式問世。不過從目前這些晶圓代工廠已公開,和其他已知的資訊來看,3nm的競爭格局其實已經相當明朗。

先前筆者也曾提過,3nm時代,台積電仍將保持高歌猛進和技術上的絕對領先;而且領先地位將十分明確。請注意,代表每個製程節點的最高電晶體密度的確有參考價值,但不應成為判定其先進或優秀與否的唯一依據;而且「電晶體密度」這個值也有其特定的計算方法,它無法代表真實的晶片實際的電晶體分佈情況。但從大方向來看,起碼現在看電晶體密度來對比不同晶圓代工廠的製程節點,好像也基本靠譜。

3nm的時間:大家都在拖

尖端製造製程僅剩的市場參與者也就只有台積電、三星和Intel了。Intel自10nm製程難產和遭遇良率問題後,原7nm (現Intel 4)製程也延後了。明年3nm競爭之年開演後,Intel與另外兩名競爭對手可正面對決的也就是Intel 4。從Intel去年年中更新的消息來看,Intel 4計畫於「2022年下半年量產」。

這個時間點其實和另外兩家的3nm製程量產與上市的時間差不多。所以Intel基本是被排除在3nm競爭之外了(雖然只是以3nm這個稱謂而言)。Intel 3的量產要等到在2023年下半年,而按照Intel的計畫,其晶圓代工廠要實現反超的製程節點預計會是2025年的Intel 18A——依照台積電和三星的計畫,2025年開推的是2nm製程節點。

台積電方面,去年10月台積電CEO魏哲家提及台積電N3製程將於2022年下半年大規模量產,但採用N3製程的首批晶片出現在市場上需要等到2023年第一季。按照當代完整節點製程演進的節奏,這麼算來N3可能比計畫晚到了半年。

三星應該是目前3nm製程節點宣傳最積極的一家企業。從最初2019年4月3GAE的PDK 0.1 (Process Design Kit)問世開始,三星就在不遺餘力地推廣GAA (Gate-All-Around)結構的電晶體,畢竟三星是頭一個準備在3nm節點邁入GAA結構的業者。

不過三星也沒能依照先前的預期時間達成3nm量產。目前有關三星3nm何時量產的消息似乎並不十分統一。三星晶圓代工在去年的中國IP與客製晶片生態大會上公佈的一張路線圖上,原本的初代3GAE不見了,而加強版3GAP預計於2023年進入高產量製造(HVM)階段。AnandTech先前的消息提到,3GAE仍計畫於2022年量產。不過AnandTech認為3GAE可能僅針對三星自家的LSI業務,屬於某個試產的節點。無論如何,3nm節點上,台積電和三星仍將呈現正面對決的態勢。

 

 

3nm製程電晶體密度:差別似乎有點大

基於我們先前多次提到的,如今的「5nm」、「3nm」這些製程節點數字不再代表電晶體的任何物理尺寸,而僅是一個用於表示製程演進的標識;不同晶圓代工廠同樣標識相同的數字,可能其背後的含義與技術是大相徑庭的。比如同為5nm,三星和台積電對各自5nm節點的定位和定義就完全不同。

本文還是不可免俗地用電晶體密度來說明,明年兩家晶圓代工廠的3nm製程差異幾何。Wikichip去年中預測,台積電3nm製程的電晶體密度可以達到291.21 MTr/mm²,不過Wikichip目前暫未公佈對於三星3nm製程電晶體密度的預估數字。如果真的只有170 MTr/mm²的程度,那麼和台積電的差距就相當大了。

 

(來源:WikiChip)

 

但筆者還想再度重申「電晶體密度」的概念。電晶體並不是均勻排佈在晶片上的,一方面類似手機SoC這樣應用尖端製程的晶片,其上邏輯、類比和SRAM儲存部分,這三者的電晶體尺寸及密度進化就是完全不同步,現在常說的「電晶體密度」特指邏輯電路。

與此同時,即便都是邏輯電路,應用的單元庫也是不同的——對於某一個節點的製程而言,可能涉及到超高密度單元、高密度單元、高性能單元等——它們的電晶體密度就差異甚大。如Wikichip提到,台積電N7製程電晶體密度是91.2 MTr/mm²,這是特指N7製程的HD (低功耗)單元——實際上N7的HP (高性能)單元電晶體密度就只有65 MTr/mm²。

 

 

Wikichip選擇的是先前Intel採用的電晶體計算方法,即選擇每個標準庫中都有的兩種單元(4個電晶體的2-input反及閘,與Scan Flip-Flop掃描觸發器)密度加乘得到最終的一個值。這個值對於製程先進性而言有一定參考價值,但幾乎不能反映實際晶片的電晶體密度情況。

三星3nm GAA電晶體

可以確定的是,三星是最先將要採用GAA FET電晶體的晶圓代工廠。台積電要到2nm才會用這種電晶體,Intel也要等到20A節點,這兩家近兩年還將繼續用FinFET電晶體。這可認為是三星3nm節點的先進性所在。

 

 

在20nm節點以前,產業都在用平面FET電晶體結構。而轉向FinFET之後,這個「fin」極大增加了通道的接觸面積——上圖來自三星(via Wikichip),有效通道寬度(Weff)成為相關fin的函數——不過它也受制於fin數量(Nfin)。而從FinFET轉向GAA,就有更大的接觸面積了,先前橫置的fin數量更大的佔地面積限制了Weff,在GAA電晶體上就得到了緩解。而且GAA在功耗、性能的平衡選擇上有更大的靈活性。

而且三星強調自己用的是nanosheet的MBCFET,每個堆疊達成更出色的電流表現,而且可彈性控制nanosheet的寬度達成不同的設計和目標。三星在去年的一場研討會上提到:「FinFET開啟了行動SoC的新時代,我們相信MBCFET將引導資料中心時代,如高性能低功耗運算、AI和5G應用。」

 

 

不過三星對自家3nm獲得的性能、功耗表現提升似乎在宣傳數字上是搖擺不定的。去年三星提到相較7nm製程,其3nm能夠實現10~15%的速度提升與25~30%的功耗降低。請注意,比較的是7nm,而不是5nm (雖然在三星的路線圖上,7nm和5nm都是同一個家族,而非完整演進關係),有可能是因為試產的3nm技術並沒有那麼成熟。

2019年三星宣佈3nm的時候,最初可是說3GAE製程可實現至多45%的晶片面積縮減,50%的功耗降低,以及35%的性能提升,比較的也是7nm。但在其去年上線的Green processes for green chips頁面上,又說邏輯電路面積縮減25%,降低20%能耗,以及達成10%的性能提升。筆者也不知道這些值是否基於同一個對比維度,但這其實很大程度顯示,三星對自家3nm製程可能缺乏信心。

還有一點值得一提:三星4nm製程在三星的路線圖裡,原本也是放在7nm製程家族之下的(即三星7nm、6nm、5nm、4nm屬於同一家族的同代演進);但不知為何(可能是為了宣傳pitch scaling),去年更新的路線圖裡,4nm又變身為獨立的一代完整製程節點。給人的感覺始終是從最初於3nm節點的鬥志昂揚,到逼近發佈時間的信心逐漸缺失,乃至需要更早的製程來填補市場空白。

不過去年中,三星與Synopsys聯合宣佈首個基於三星3nm GAA製程技術的高性能與多子系統SoC流片成功,大約是給了三星提振士氣的依據。去年的IEEE ISSCC 2021大會上,三星展示了其SRAM測試晶片,只不過並未透露任何具體的數字。

台積電N3:還是寂寞高手

2020年第一季的earning call上,台積電首次談及有關N3製程的一些實質性內容。當時台積電表示N3將於2021年走向風險生產階段,且目前狀況一切良好。尤其強調,基於成熟度、性能和成本優勢方面的考慮,N3仍將繼續採用FinFET電晶體。

魏哲家說FinFET也仍然有完整節點演進的餘地。與此同時,他當時還表示預計2021年N3製程的流片量會達到N5製程第一年的2倍,所以對N3非常看好。

從電晶體密度的角度來看,台積電表示N3將作為N5之後的一個完整演進製程節點出現。N3相比N5實現了1.7倍的電晶體密度提升;在同功耗的情況下N3實現10~15%的性能提升,在相同性能的前提下功耗可降低25~30%。

單純就這個數字來看,結合三星最晚公佈的3nm GAA製程提升數字,以及目前N5和5LPE的實際性能、功耗與密度差異,三星的3nm幾乎可以說是被台積電3nm全面打趴。其實去年台積電更新尖端製程路線圖的時候,也談到了更多有關N3節點的細節資訊,比如說單元庫、SRAM與類比電路部分的密度提升等。

 

 

最後聊聊Intel 4,也就是原來的Intel 7nm。去年Intel Accelerated活動上,Intel宣佈Intel 4將在同功耗下實現至多20%的每瓦性能提升。有關Intel 4的消息目前還非常少,比較重要的一則是Intel 4將是Intel首個將要採用EUV極紫外微影的一代製程。

Intel在其10nm製程(及Intel 7)節點上,還在用傳統的193i微影。雖說EUV對三星和台積電而言也用至少2個完整節點了,但Intel表示隨著EUV的進化,Intel計畫採用最新的來自ASML的工具。「將要EVU應用於量產,需要圍繞設備的整個生態,包括微影膠、掩膜生成、薄膜生產和測量。我們對於建構這套生態投入了大量努力。」其中,mask-writing技術是Intel的優勢技術所在。

另外,Intel先前就表示產業內最早的高孔徑數值(high-NA) EUV微影機將為Intel所用,是Intel與ASML合作定義、建置、部署的。不過,這樣的微影機需要2025年的Intel 18A製程上才會正式投入生產製造。

即便不看最終成效,就目前的市場前期宣傳和有限的資料來看,台積電在2023年3nm時代的領先優勢仍是不言而喻。Intel的問題在於,當前需嚴格依照先前制定的路線來進行製程演進,才有較大的機會在2025年的2nm時代重回半導體尖端製程製造的領導者地位。

三星晶圓代工目前的前景其實相對不樂觀,該公司的機會也在2025年的2nm節點上。三星的機會在於,這家晶圓代工廠到2025年理論上應該已經在製造第三代GAAFET電晶體了,相較台積電和Intel具備了更多的經驗,或許有反超的機會。

本文原刊登於EE Times China網站

 

 

 

 

加入我們官方帳號LINE@,最新消息一手掌握!

發表評論