創意電子發佈2.5D與3D多晶粒APT平台

作者 : GUC

創意電子(GUC)推出採用台積電2.5D與3D先進封裝技術(APT)製程的平台,除了可縮短ASIC設計週期,更有助於降低風險及提高良率。

此平台可支援台積電CoWoS-S、CoWoS-R與InFO技術。創意電子可提供全方位解決方案:完成矽驗證的介面IP、CoWoS與InFO訊號及電源完整性、熱模擬流程,以及經產品量產驗證的可測試性設計(DFT)與生產測試。

創意電子擁有多年配備高頻寬記憶體(HBM)的CoWoS-S (矽中介層)產品量產經驗。InFO設計與模擬流程搭配內部N7與N5 GLink IP (GLink 為創意電子的晶粒對晶粒介面IP系列產品)也已完成矽驗證。近來創意電子使N5 製程4Gbps HBM2E實體層與控制器IP,完成了CoWoS-R (有機中介層)測試晶片驗證。

目前創意電子擁有一整套經過完整矽驗證的介面IP與封裝設計,可適用於所有類型的台積電2.5D先進封裝技術,因此,創意電子可針對客戶的CPU、GPU、人工智慧(AI)、高效能運算(HPC)和網路(Networking)產品,提供最適宜的解決方案。

2.5D多晶粒整合技術如今已趨成熟,創意電子也已在多個客戶產品上廣泛運用,新興的3D多晶粒整合技術則可進一步達到更優異的連線密度、功耗效率與極低延遲。創意電子領先ASIC產業,推出GLink晶粒堆疊晶粒介面IP,並率先採用台積電N5和N6製程。IP、設計與模擬流程將於2022年完成矽驗證,應用於不同的3D IC封裝。

 

 

 

 

加入我們官方帳號LINE@,最新消息一手掌握!

發表評論