挑戰傳輸速率極限 數位聯盟夥伴迎戰高速介面測試
Anritsu安立知日前主辦【Digital Alliance數位聯盟夥伴峰會——2022高速介面技術前瞻線上論壇】,邀集GRL、Tektronix以及Teledyne LeCroy等數位聯盟夥伴與會,分享各種高速I/O的最新規格與市場發展趨勢,以及如何克服新一代高速介面規格帶來的測試與驗證挑戰...
「元宇宙」(Metaverse)橫空出世,3D虛擬世界即將來臨!新一代高速介面正持續倍增傳輸速率,積極升級技術與規格,以滿足與日俱增的傳輸流量需求。乙太網路(Ethernet)矽光子1.6TbE搭配PCIe 5.0/6.0規格,大幅提升資料中心網路流量與資料處理速度;USB4與DP 2.1持續升級高解析度影音與3D虛擬體驗,各種高速I/O規格相互搭配,齊心打造元宇宙。
Anritsu安立知日前主辦【Digital Alliance數位聯盟夥伴峰會——2022高速介面技術前瞻線上論壇】,邀集技流創新(Granite River Labs;GRL)、太克科技(Tektronix)以及特勵達科技(Teledyne LeCroy)等數位聯盟夥伴與會,分享各種高速傳輸I/O的最新規格與市場發展趨勢,深入剖析高速訊號在時域與頻域面臨的訊號完整性問題,以及如何克服新一代高速介面規格帶來的測試與驗證挑戰。
Beyond 1.6T—全面轉換PAM4調變
隨著5G行動通訊迅速發展,為了支撐串流影音傳輸、雲端運算與醫療等5G應用中不斷增加的巨量資料處理與傳輸需求,對於資料中心的高速傳輸需求也正日益成長,並帶動Ethernet、PCI Express (PCIe)等網路架構持續翻新,來到400Gb、800Gb甚至1.6Tb級的新時代。
特別是超大規模資料中心(Hyper-scale Data Center;HDC)的快速崛起,進一步帶動超高速網路發展。Anritsu安立知資深應用工程師陳柏戎指出,100Gb Ethernet網路架構已相對成熟,400Gb應用正逐漸落地並將自今年起發展成為主流,預計800Gb規格也將顯著成長。如今,IEEE已在討論後續的800Gb/1.6Tb標準了。
2021年全球200GbE出貨量達到100萬顆,預計400GbE也將在接下來的1-2年達到這一里程碑。未來十年,800GbE/1.6TbE市場將持續成長態勢,特別是在2029-2030 年將前進每路200Gbit/s的傳輸速率。
(來源:Anritsu)
800Gb/1.6Tb乙太網路的發展將呈現兩大態勢,「首先,它將延續400GbE (802.3ck)標準——即每路100Gbit/s的傳輸速率;其次是提高每路傳輸速率達到200Gbit/s。」陳柏戎預期,每路100Gbit/s和200Gbit/s的傳輸途徑將是未來的發展主軸,而目前這一時間點剛好就是這一傳輸速率的轉換階段。
從傳輸速度來看,「800GbE預計將延續400GbE一直以來採用的53Gbaud PAM4傳輸(100Gbit/s)方式。此外,目前制訂中的802.3df新規格採用800GbE/1.6TbE,預計將搭載100Gbit/s (或200Gbit/s) x8的傳輸速率。」
然而,從400Gb、800Gb進展到未來的1.6Tb,新一代網路架構的主要挑戰就在於其訊號調變方式的改變。陳柏戎解釋:「以往在100Gb時代採用不歸零(NRZ)的訊號傳輸機制,而走到400Gb/800Gb以及下一代的1.6Tb,則改以高速的PAM4訊號調變。此外,傳輸速率從過去一路26GBaud提高到53Gbaud,再加上設計內部的線路越來越多越複雜,這些都造成了設計的困難。」
此外,「採用PAM4訊號傳輸機制時,眼圖高度(eye height)會變小,訊號雜訊比(SNR)衰減;眼圖寬度(eye width)變得更窄,訊號串擾(crosstalk)的影響也更加明顯。」因此,他強調,「前向糾錯」(forward error correction;FEC)技術在PAM4時代更形重要。
右上Ethernet switch簡圖說明,從NRZ轉換到PAM4傳輸,其電氣介面與光介面對於BER Pre-FEC標準範圍的要求改變;針對400/800Gb裝置的53GBaud測量,隨著符碼間干擾(ISI)增加,將面對更嚴苛的技術挑戰。
(來源:Anritsu)
特別是隨著速度提升,頻寬需求日益增加,除了傳統的誤碼測量,執行FEC測量也至關重要。FEC分析功能有助於確保訊號傳輸的穩定和品質;因應傳輸通道中的SNR訊號衰減,則可透過RF-FEC校正誤差。相較於NRZ,在PAM4傳輸時大約產生10dB的衰減,因而突顯RF-FEC在PAM4調變技術的重要性,而且也越來越需要採用FEC進行抖動容限(JTOL)測試。
為此,可以採用Anritsu安立知訊號品質分析儀MP1900A接收器(Rx)測試解決方案搭配FEC即時分析功能。陳柏戎介紹,MP1900A是一款插卡式儀器,可根據客戶需求增加板卡,產生多通道的FEC波形。透過即時FEC誤碼率(BER)測量能檢測突波誤差。此外,儀器內建JTOL軟體,可設定Mark數值並根據FEC誤碼數判斷pass/fail以測量抖動容限。
MP1900A系列內建116-Gbit/s PAM4 誤碼檢測器(ED)選項,支援可靠的FEC誤碼測量。
(來源:Anritsu)
新一代PCIe挑戰資料中心傳輸極限
除了Ethernet,PCIe介面技術也在資料中心的高速互連傳輸扮演要角。因應400Gb/800Gb乙太網路的高速傳輸,PCIe 4.0每通道16GT/s的傳輸速率已不足以因應需求,PCIe 5.0版應運而生,一舉將傳輸速率提高到32GT/s。
PCIe技術正加速向最新的5.0版本過渡。據Tektronix技術經理黃芳川介紹,5.0版SoC實體尺寸大致保持不變,主要透過提高每個接腳的資料速度(資料速率)來增加頻寬。然而,隨著資料速率提高,隨之而來的損耗、串擾和反射等問題也更加顯著,如何有效掌握訊號完整性以支援400Gb等最新網路協議,考驗著系統設計人員在測試與驗證的應變能力。
PCIe 4.0到6.0版本的Base規格(傳輸速率)比較。
(來源:Tektronix)
針對新一代PCIe 5.0版規格更新,必須進行的電氣測試包括Base、Card Electro-Mechanical (CEM)和實體層(PHY)等規格測試。Base Spec主要針對晶片級行為以及晶片特性進行驗證,CEM Spec定義Add-in Card (AIC)與系統相關運作架構與電氣特性。PHY Test則針對發射器(Tx)、Rx、LEQ和PLL頻寬描述對應的電氣相容性(Compliance)測試項目。
黃芳川說,目前在台灣主要以CEM Spec測試為主,包括系統與AIC。特別是在台灣較大宗的主機板(MB),CEM測試時著重於PCIe 2.0 Dual Port Model for MB Tx,必須同時擷取時脈(clock)和資料(data)波形。
PCIe 2.0 Dual Port Model for MB Tx測試架構。
(來源:Tektronix)
隨著CEM工作小組於去年3月移除5.0版Tx的Dual Port要求,使其成為只需擷取data波形的單埠測試,因此5.0版Tx測試只需使用1路通道。Tektronix並為此提供單機33GHz示波器以支援CEM測試的解決方案。不過,「PCIe 5.0 Tx測試規格是33GHz,但Rx校準則需要支援到50GHz頻寬,」因此,黃芳川建議在進行Rx校準時採用2台ATI 效能示波器執行測試與校正。
Gen 5測試治具目前需求量大,可由PCI-SIG取得。由於G5使用的MMPS連接方式不同於之前的SMP版本,因此建議在使用測試治具時要與之前的線材分開,以免造成誤差或導致治具損壞。
(來源:Tektronix)
針對完整的PCIe 5.0測試,Tektronix與Anritsu安立知聯手提供全面的產品組合。黃芳川介紹,Tektronix提供包括除錯、CEM和Base等規格的測試,Rx測試部份則搭配Anritsu安立知的誤碼率測試儀(BERT),提供RJ、SJ以及效率干擾與共模干擾等應力(stress),以執行校準與容限測試。此外,如需進一步的除錯、故障排除,則可以透過DPOJET Plugin、SDLA等軟體進行眼圖與抖動測量。SDLA還可用於執行S參數測量以及通道模擬等。
Tektronix並提供自動化的TekExpress Tx測試軟體平台,透過統一的GUI廣泛支援HDMI、PCIe、USB與DP測試,並且讓使用者快速上手。此外,無論是選擇使用高頻的DPO70000示波器或是MSO64/MSO64B,都可以搭配Skyworks時脈抖動工具,從設定、擷取單一波形到測試時脈抖動(>=5G BW),實現從1.0到6.0版的完全自動化測量。
PCIe 5.0 Base Spec校準+測試配置。
(來源:Tektronix)
Anritsu安立知技術經理王榆淙進一步介紹5.0版PHY測試的最近發展。他說,「目前PCIe 5.0 PHY測試來到0.9版,所有測項都還在進行相關特性驗證,預計今年4月將正式展開5.0版相容性認證。」
PCIe-SIG目前也在審查5.0版規格CTS流程的儀器特性。王榆淙解釋說,以5.0版的TP3校準時,示波器要求採用50GHz頻寬執行校準,而其它測項則可以採用33GHz示波器,如Tx訊號品質或Rx TP2的訊號校準等,因此現階段已在討論是否統一將所有測項的示波器頻寬調降至33GHz,以減輕供應商在對應硬體上的負擔。
全新PCIe 6.0速率衝上64GT/s
而隨著5.0版規格大致底定並展開相容性測試,PCIe-SIG接下來的重點就是制訂6.0版相關規格。王榆淙指出,「目前6.0版規格進度來到Base 1.0,晶片級行為及其對應的所有電氣特性均已底定,各大晶圓廠已能開發新晶片並進行初期驗證,包括32Gbaud PAM4訊號的晶片特性Tx/Rx驗證。CEM Spec目前走到Rev 0.5,協會正初步定義系統板和AIC的對應規範。待CEM Spec更新至0.8/0.9版之後,PHY Test規格即可開始建立對應的相容性測項及其後續的資料驗證等。」
從PCIe 4.0進展到6.0,資料傳輸速率從16GT/s、32GT/s增加到64GT/s,每一個世代的傳輸速率都在倍頻增加。而在實際執行64GT/s PAM4 Rx測試時有哪些必須特別注意的事項?王榆淙列出了以下幾項關鍵:
- 測試的重現性與穩定度:PAM4訊號由於訊號衰減以及多封包,任何誤差都可能造成最終的量測錯誤。因此,穩定且可重現的stress訊號是量測儀器支援的重點,無論在任何時候進行測試,都必須能取得穩定的測試結果。
- 驗證與相容性測試:當PCIe規格走到0,從2.5G、5G、8G、16G、32G到64GT/s面對6種不同資料速率以及NRZ和PAM4 2種調變波形,不僅晶片設計複雜度顯著增加,相應地也挑戰著測試能力。
- 雜訊:由於64GT/s (32Gbaud) PAM4訊號存在快速衰減的特性,在量測時如何移除儀器所產生的雜訊以取得正確的量測值,也是測試時的重點。
- JTOL和BER Rx測試:在SSC情況下進行對應的驗證。
- 升級後續處理工具:為了支援64GT/s,建議轉換到SigTest Phoneix模擬工具,以執行相應的Tx/Rx校準測試驗證,這也是協會目前的開發重點。
- PAM4訊號的反向通道(back-channel)等化挑戰:PAM4訊號上的回送訊號如何準確地量測到BER、補償迴波路徑的傳輸損耗。
因此,他建議針對6.0版PAM4訊號的驗證測試,可以採用單機中組合抖動與雜訊的MP1900A,無需額外使用耦合器。Rx校準則藉由ISI通道相應調整Eye Height和Eye Width後,再微調SJ和DMI進行Final Eye校準。此外並搭配Tektronix 50GHz示波器驗證Eye Height和Eye Width。
針對6.0版PAM4訊號打造的完整驗證架構:MP1900A SQA+DPO75004SX示波器。系統中整合Jitter和Noise,無需額外使用耦合器。
USB4:v2.0新版導入PAM3調變機制
王榆淙並分享USB4規格的最新進展,「目前最新的USB4 Gen3 x2版本支援20Gbps雙路傳輸速率,達到40Gbps的資料率。」他指出,USB-IF如今已在積極討論USB4 v2.0新版,訊號調變機制預計將採用PAM3,如此一來,其所傳輸的資料率將會是NRZ的1.5倍,整體傳輸速率將到80Gbps。
USB4 v2.0規格開發藍圖。
(來源:Anritsu)
從USB-IF的技術藍圖來看,從2021年Q4開始至今年Q2都將聚焦於制訂USB4 v2.0規格。今年Q1已經展開相應的相容性測項的確認、儀器硬體的特性驗證與評估等工作項目了,並將持續進行至2022年底甚至2023年初。
「2022年預計將會是USB4 v2.0的重要開發時間。」王榆淙強調,協會的工作重點將著重於完善USB4 v1.0的相容性測試認證,其次就是USB4 v2.0相容性的流程開發,預計在2023-2024年間就能完成USB4 v2.0規格。
因應USB4 v2.0將採用的PAM3調變機制,王榆淙說,Anritsu安立知的MP1900A PAM4 PPG模組支援PAM2/PAM3/PAM4訊號調變機制,測試時只需在MP1900A使用PAM4 PPG模組搭配抖動/雜訊板卡,即可支援現有的stress訊號,提供USB4 v2.0訊號以執行相容性測試認證。
MP1900A搭配Tektronix 63GHz高頻示波器,可望支援新版USB4 v2.0所採用的PAM3調變機制,執行相容性測試認證。
聯盟夥伴方案克服USB4/DP2.0測試挑戰
USB4使用單一標準連接器——USB Type-C,並兼容多項傳輸標準。自2014年USB-IF發佈具有革命性意義的Type-C之後,筆電、桌機、行動裝置與3C產品都能統一使用此介面,而且只需要一條Type-C連接線就能實現傳輸電源、數據與影像訊號三線合一的優勢。此外,Type-C支援正反插功能,解決了此前USB總是插不準的困擾。
USB Type-C目前涵蓋不同的傳輸介面規範,支援從USB 5Gbps、10Gbps到20Gbps以及USB4和DisplayPort (DP) 2.1。Teledyne LeCroy技術經理林賢鎰說,從USB 3.1/3.2及其後的USB4 Type-C採用雙向通訊訊號傳遞,支援高達40Gbps傳輸頻寬。但是,DP2.0產品不需要資料上傳,所以合併雙向傳輸為單向,成為4通道單向傳輸80Gbps的介面。
4通道單向傳輸80Gbps的DisplayPort over USB Type-C架構。
(來源:Teledyne Lecroy)
因此,執行USB4與DP2.0電氣測試時,必須採用高頻的即時示波器,並搭配高速BERT。為了符合USB4 CTS認證測試的要求,示波器頻寬必須達到21GHz,而DP2.0 CTS要求達到UHBR20的認證測試,也必須滿足最低25GHz的示波器頻寬要求。
執行USB4與DP2.0電氣測試,必須採用高頻的即時示波器,並搭配高速BERT。
(來源:Teledyne Lecroy)
Teledyne Lecroy的示波器LabMaster 10Zi-A和SDA 8Zi-B皆符合認證測試要求。林賢鎰介紹,LabMaster 10Zi-A機種的優勢是可擴充至8通道,等於可以直接跑DP2.0所需要的4通道訊號測試,大幅縮短測試時間。
此外,Anritsu安立知的MP1900A訊號品質分析儀可產生2.4 ~32.1Gbit/s的波形,配置高精度抖動與雜訊生成,提供高達10Tap加重功能、12dB CTLE與時脈還原功能,適用於USB4 Rx測試與DP2.0 Sink測試。
林賢鎰說,Teledyne Lecroy持續與USB-IF和VESA協會合作,開發出經認證的USB4 & DP2.0測試方案。其中,QPHY測試軟體執行所有的數據和影像認證測試,示波器則配備TDMP軟體套件,提供驗證、電源傳遞與低速sideband的訊號抑制測試。除了USB4 & DP2.0的電氣認證,QPHY還可針對多種高速介面執行PHY的訊號測試,例如DDR、HDMI、Ethernet、MIPI、PAM4、PCIe、SAS與SATA等。
針對USB4 Tx測試,所有的PHY測試結果都必須符合CTS的要求,而判斷測試結果失敗或通過,則交由USB4 SigTest軟體來執行。林賢鎰解釋,「USB4 SigTest是USB-IF官方唯一的測試認證軟體,目前僅提供Beta版,其核心程式採用Matlab script撰寫,因而與儀器廠商的運算法稍有不同。」因此,在正式版推出之前,Teledyne Lecroy的測試方案支援USB4 SigTest與其示波器內建軟體SDAIII並存的方式,可為具有除錯需求的工程師提供更多分析功能。
Teledyne Lecroy的測試方案支援USB4 SigTest與示波器內建測試軟體SDAIII並存。
USB Type-C:自動化測試加速LRD Cable認證
針對線纜測試部份,GRL技術經理林志徽說明,USB Type-C線纜分為Short Active Cable (<5M)以及光纖主動線纜(Optical Active Cable,達50M),其差異就在於線纜長度。目前USB-IF準備開放認證線纜長度低於5公尺的Short Active Cable。
Active Cable組成元件包括Retimer和Redriver。由於Retimer開發較複雜且昂貴,所以目前市面上常見的Active Cable主要採用具低成本、低複雜且低功耗特性的ReDriver,USB-IF即將為其此提出相容性認證測試。
針對Linear Re-Driver (LRD) Cable架構及其設計,林志徽說,LRD Cable主要包括Rx Equalizer和Output Driver;Rx Equalizer用於補償線纜損耗、調整DC增益,Output Driver則調整輸出預加重(pre-emphasis)與訊號大小。「LRD Cable由於不具備DDR功能,所以在線纜輸入端接收的抖動與雜訊會轉嫁到線纜的輸出端,而接收端的Equalizer可能放大高頻的雜訊。此外,在Paddle Card上因新增額外主動元件,會有阻抗不連續的問題產生。」
相較於以往的線纜,由於支援的線纜長度變長,所以在生產過程中容易造成長度不匹配以及skew過大等問題。因此,林志徽提醒在設計時必須考慮線纜EQ補償造成的高頻雜訊、線纜內部EQ設定是否均衡、主動線纜Paddle Card新增額外元件的阻抗是否匹配以及線纜高速對的P-N Skew等問題。
林志徽並強調,「在執行LRD電氣測試時,重要的概念是LRD Cable規格應該優於或等於Passive Cable。」針對LRD Cable Passive Wire測試,USB2.0、SBU、CC線纜配置即採用被動線纜,而LRD Active Cable CTS Ver.0.8 (Tx1/Rx1/Tx1/Rx2)則新增Frequency Domain、Cable Stand-Alone與Cable Output Eye Test三項測試。為此,必須使用的設備包括Anritsu安立知的MP1900、VNA以及示波器。
LRD Cable電氣測試配置。評判準則:LRD Cable最佳眼圖區域面積≧Passive Cable最佳眼圖區域面積。
(來源:GRL)
由於必須擷取許多波形以及進行比對,GRL為此推出針對LRD Cable自動化測試軟體,只須搭配Anritsu安立知MP1900以及示波器,即可輕鬆進行自動化測量,大幅節省測試時間以及繁瑣的測試步驟。為了進一步簡化測試,節省不必要的等待時間,GRL並與Anritsu安立知聯手推出LRD測試APP,協助加速電氣測試。
DP 2.1:規格升級挑戰線纜測試複雜度
高速介面認證需求持續增加,規格升級也帶來新的相容性測試挑戰。GRL資深技術工程師李炫娥分享最新高畫質顯示傳輸技術DisplayPort (DP)及其規格更新。VESA已正式釋出DP2.0,除了向下相容DP1.4功能以及傳輸速率,並支援更高的傳輸速率,包括10Gbps、13.5Gbps與20Gbps (分別稱為UHBR10、UHBR13.5與UHBR20)。
DP1.4和DP2.0規格比較。
(來源:GRL)
由於傳輸速率提高,PHY的設計也相應更改,例如編碼方式從1.4版的8/10bit提高到128/132bit以因應更高速率。此外,由於向下相容1.4版,因此DP2.0產品在使用DP1.4的傳輸速率時仍沿用8/10bit 編碼機制。
其它差異還包括Tx/Rx的EQ設計:DP1.4驗證Tx訊號的Swing與預加重以及Rx CTLE。DP2.0的Tx EQ則驗證FFE、Rx CTLE+DFE,以優化其眼圖。由於DP2.0傳輸速率提高,支援的解析度相對地提高到10K (或16K+DSC)。
儘管傳輸速率提高,DP2.0連接器方面仍存在硬體限制。現有的標準DP和Mini DP只能支援到10Gbps (UHBR10),預計VESA將在新推出的DP2.1規格中增加強化版的Enhanced Standard DP和Enhanced Mini DP的連接器更新,使其得以分別支援到UHBR10和UHBR20,以改善連接器的限制。
現行的DP2.0測試主要著重於線纜的認證測試。李炫娥解釋,DP2.0目前提供兩種連接器線纜:一是DP40最高支援UHBR10的速率,另一是DP80最高支援達UHBR20傳輸速率。兩種線纜的測項包括頻域與時域,以及線纜ID的測試,即驗證線纜是否有可用於宣稱DP40或DP80的機制。
GRL為此提供可同時支援所有USB Power Delivery (PD) 3.0和Type-C相容測項的認證測試解決方案——GRL-C2,開發人員只需簡單的按幾個按鍵就可以快速且完整測試驗證產品。GRL-C2可做為AUX控制器,搭配自動化軟體為DP Tx/Rx進行自動化測試,或者作為協議分析儀擷取並解析PD協議,以執行除錯作業。
目前寬能隙(WBG)半導體的發展仍相當火熱,是由於經過近幾年市場證明,寬能隙半導體能確實提升各應用系統的能源轉換效率,尤其是應用系統走向高壓此一趨勢,更是需要寬能隙元件才能進一步提升能效,對實現節能環保,有相當大的助益。因此,各家業者也紛紛精進自身技術,並加大投資力道,提升寬能隙元件的產能,以因應市場所需。
本研討會將邀請寬能隙半導體元件關鍵供應商與供應鏈上下游廠商,一同探討寬能隙半導體最新技術與應用市場進展,以及業者佈局市場的策略。
訂閱EETimes Taiwan電子報
加入我們官方帳號LINE@,最新消息一手掌握!