通訊和雷達接收器可以採用動態範圍和靈敏度增強技術，而電子戰(EW)接收器必須在沒有這些技術可利用的情況下，在多個干擾訊號擁塞的寬頻頻譜中攔截並識別未知的敵方訊號。通訊接收器中採用的入射射頻頻帶技術對於電子戰接收器而言可謂得不償失，因為後者希望在更短的時間內處理越來越寬的暫態頻寬。在雷達領域，匹配濾波對接收器動態範圍有利，接收到的雷達回波因此與發射訊號的副本相關。遺憾的是，電子戰接收器事先不知道要攔截什麼訊號，因此無可關聯！這就像在人群中尋找一個您從未謀面的陌生人一樣……更糟糕的是，他還躲著，甚至可能根本不在那裡！

不過有一些好消息：未來幾年內，高採樣速率類比數位轉換器(ADC)和數位類比轉換器(DAC)技術將引領寬頻數位接收器架構的發展。最重要的是，ADI的轉換器將保持傳統低速率數位轉換器的卓越線性度、雜訊性能和動態範圍。作為主力的超外差式調頻器將讓位於直接採樣和直接變頻架構。自我調整頻譜調諧將繼續從射頻轉向數位訊號處理領域。

寬頻射頻感測的這種巨大轉變將帶來尺寸、重量、功耗與成本(SWaP-C)優勢：以較低的每通道成本提供更高的接收和發射通道數，外型尺寸則與目前相同或更小。

展望即將到來的具有多倍頻程頻寬的數位電子戰接收器時代，本文將討論設計卓越動態範圍時面臨的新挑戰和考慮因素。在本文中，動態範圍指暫態無雜散動態範圍，這是負責在擁擠的較大阻塞頻譜中檢測小訊號的接收器的關鍵品質因數。

新一代ADC性能

受限於舊型的資料轉換器，現今許多電子戰接收器的暫態頻寬(IBW)在倍頻程以下。未來，這些接收器將被IBW有幾GHz的多倍頻程寬頻數位接收器所取代。例如，在未來幾年，越來越多的感測平台將採用具有ADC和DAC的ADI轉換器晶片，這些晶片能夠處理大於4GHz的IBW，同時保持70dB以上的SFDR。

一種受歡迎的低SWaP寬頻數位接收器ADC使用案例可能是：

• ADC採樣速率約為15GSPS；
• 對第一奈奎斯特區(即DC到6GHz)直接採樣；
• 對第二奈奎斯特區(即8GHz~14GHz)直接採樣；
• 射頻模組轉換中頻段(6GHz~8GHz)和更高頻率(>14GHz)。

電子戰接收器需要覆蓋越來越高的頻譜，從18GHz~50GHz甚至更高範圍。ADC較高的第二奈奎斯特區可簡化頻率規劃，從而允許使用簡單的射頻前端模組轉換器和要求放寬且SWaP更小的射頻濾波器。以下討論考慮射頻前端與高採樣速率的ADC串聯，這與前面的例子相似。

寬頻數位接收器的動態範圍

優化動態範圍的接收器設計人員必須在靈敏度(NF)與線性度(IP2、IP3)之間取得平衡，因為這些射頻元件特性通常相互制約。在較低射頻時，動態範圍受靈敏度限制；在較高射頻時，動態範圍受線性度限制。根據經驗，允許的接收器最大工作位準應如此設定，即其應使得多訊號交調失真(IMD)雜散水平等於雜訊功率，如圖1所示。現代系統使用自我調整暫態頻寬通道化和處理頻寬(B_v)，雜訊基準因此上下移動10Log(B_v)。處理頻寬的細微差別非常重要，值得在後面單獨討論。

圖1：SFDR與ADC工作範圍、雜訊、IMD雜散和檢測閾值有關。

寬頻數位接收器的多倍頻程IMD2挑戰

寬頻數位接收器的發展帶來了新的射頻挑戰。在多倍頻程寬頻數位接收器中，多訊號二階交調失真(IMD2)雜散是一個問題，會損害動態範圍。雖然IIP3在射頻元件數據手冊中一直是一個關鍵品質因數(FOM)，但IIP2更難追蹤，對電子戰設計人員而言可能更棘手。IMD2雜散的問題在於，入射雙音訊號功率每降低1dB，IMD2雜散只會降低1dBc，而三階交調失真(IMD3)雜散則降低2dBc。

當然，多倍頻程直接射頻採樣在ADC第一奈奎斯特區的較低部分進行並不是什麼新鮮事。例如，一個較舊的系統可能以500MSPS採樣，並觀測第一奈奎斯特區中的DC至200MHz範圍，不會有IMD2問題。這是因為在這些較低頻率(即不到幾百MSPS)，ADC特性是高度線性的，ADC的有效IIP2和IIP3非常高，導致良性IMD2產物消失在雜訊基準以下。就像寬頻射頻元件一樣，多GHz、多倍頻程ADC的線性度會隨著頻率的提高而降低，而在較高工作頻率時，IMD2產物常常位於雜訊基準之上。展望未來，我們需要處理IMD2。

拓寬寬頻數位接收器的SFDR定義

不請自來的IMD2要求重新定義流行的接收器FOM暫態無雜散動態範圍(SFDR)。SFDR指當有多個較大訊號產生IMD雜散時，接收器可以檢測到多小的訊號。相對於大訊號，SFDR以dB為單位指定。

傳統上，SFDR是根據IMD3產物、NF和處理頻寬來定義的。許多文章中對基於IMD3的SFDR進行了推導，其有時也被稱為暫態SFDR，這也是本文中的意思。我們將其稱為SFDR3：

如今，基於IMD2的SFDR較少受到關注，但它作為一個重大威脅已經迫在眉睫，需要予以解決。它可以採用與SFDR3相同的方式推導出來，這裡將其稱為SFDR2：

圖2顯示了一種射頻前端頻譜情況，三個同步訊號(F1、F2和F3)造成交調產物，動態範圍的下限由此決定。低於此水準時，寬頻數位接收器便無法輕易分辨出目標是真實的還是虛假的IMD雜散。

圖2：多訊號F1、F2和F3 (每個均為60MHz)引起二次諧波、IMD2 (紅色)、IMD3 (綠色)和IMD2/3組合(灰色)雜散的示例。雜訊基準(棕色)標記為P_N。

現今的倍頻程以下IBW接收器(如圖2虛線框所示)僅擔心IMD3，因為其位於頻段內，無法濾除。它不用擔心IP2，因為IMD2及其引起的訊號處於很容易濾除的位置。使用輸入射頻濾波可以輕鬆將F3斬波，從而使F3-F1和F3-F2降至雜訊基準以下。與F1和F2的二次諧波非常相似，F1+F2 IMD2可以通過輸出濾波輕鬆衰減。當然，必須考慮ADC相對於奈奎斯特折疊雜散的二階性能，但前端IMD2性能很容易處理。

進入多倍頻程IBW接收器(如圖2實線框所示)後，情況開始改變。與IMD3相比，IMD2是更大的問題。IMD2雜散及其引起的干擾現已在頻段內。帶通濾波會破壞多倍頻程IBW的作用。這就是為什麼可調陷波濾波儘管有其侷限性，但作為前端干擾緩解措施卻越來越受到關注，它不會讓多倍頻程頻譜損失太多。

圖3顯示了一個示例多倍頻程寬頻數位接收器的基波多音大訊號、IMD2和IMD3水準、雜訊基準，以及相應的SFDR之間的關係。該例使用ADC的實際雜訊和線性度特性，該ADC對第一奈奎斯特區進行採樣，IBW為4GHz (從2GHz~6GHz)，假定處理頻寬為469 kHz。

圖3：SFDR2和SFDR3反映在最大訊號(基波)以下多遠，可以輕鬆檢測到較小訊號。由於變化很大，此處的檢測閾值為零。實踐中，應從SFDR中減去檢測閾值。

最佳SFDR2和SFDR3出現在不同的P_in工作點，在這些工作點，相應的IMD水準與雜訊功率相交。如果假裝這是一個採用前端射頻限頻技術的倍頻程以下接收器，則SFDR3決定總體SFDR，我們可以預期最佳情況SFDR為79dB，這非常不錯。但是，由於電子戰接收器需要多倍頻程IBW，因此SFDR2決定總體SFDR。在最佳SFDR3輸入水準(P_in = -20dBm)時，IMD2雜散使SFDR降低24dB，導致SFDR為55dB。結果很公平，但令人失望。

一個有用的經驗法則是，對於特定射頻輸出水準 = P_RF,O，要獲得同等的IMD2和IMD3水準，必須滿足以下條件：

換句話說，此條件將使SFDR2和SFDR3線在同一點與雜訊基準相交，因此SFDR2不會限制性能。

對於之前的SFDR示例情況，射頻前端向ADC饋送-20dBm，OIP3為20dBm。要獲得相同水準的IMD2和IMD3雜散(從而不限制性能)，所需的OIP2為：

考慮到與其他特性(如頻率、頻寬、雜訊和直流功率)的平衡，目前無法獲得這樣的元件原始OIP2性能。因此，業界對新一代自我調整前端干擾緩解技術的興趣日益濃厚。

為了縮小IMD2，接收器必須將最大輸入工作位準從-20dBm降至-32dBm，然後才能將SFDR2改善到66dB的最佳情況。在圖3中，此最佳SFDR2是IMD2跡線與雜訊基準相交的位置。遺憾的是，在P_in = -32 dBm時的最佳情況SFDR2仍比在-20dBm時的最佳情況SFDR3差13dB。現在我們已經降低了最大工作位準，因此問題的焦點轉移到雜訊功率(靈敏度)限制上，這將在以下部分進行討論。

什麼決定寬頻數位接收器的處理頻寬？

當處理頻寬變窄時，電子戰接收器的靈敏度或雜訊功率會變得更好。但是，通常情況下需要權衡取捨：不能只將頻寬降低到任意小的值就認為天下大吉。有哪些競爭因素需要考慮？要回答這個問題，需要討論取樣、快速傅立葉轉換(FFT)及其關係。首先定義幾個變數：

ADI的高採樣速率ADC採用晶片內數位訊號處理器(DSP)模組，可對原始資料流程進行可配置的濾波和取樣，以將最小有效載荷發送至下游FPGA。取樣的明顯好處是減少了必須透過JESD204B/JESD204C傳遞給FPGA的數位有效載荷。另一個好處是，與在FPGA架構中實現相同操作相比，使用本地晶片內取樣專用電路(即ASIC)可以節省功耗。但是，本地晶片內取樣不僅僅有益於簡化資料流程和節省功耗。

圖4顯示了現代寬頻數位轉換中使用的模組(與本討論相關)。該流程包括對數據流程進行採樣、數位下變頻、數位濾波、擷取和快速傅立葉轉換。

圖4：ADC數據擷取和FFT的簡單框架圖。

首先，使用微調NCO將在f_S處採樣的資料數位下變頻到基頻(複數I/Q)。然後，使用可編程低通數位濾波器對資料流程進行濾波。此預取樣數位濾波設定中頻頻寬，並且是設定接收器雜訊基準P_N的兩個不同操作中的第一個。隨著中頻頻寬變小，並且濾波使寬頻雜訊衰減，頻段內積分雜訊功率會降低。

接下來，以M進行取樣會將有效採樣速率降至f_S/M，保留第M個樣本，並將其間的樣本丟棄。因此，下游FFT處理獲得速率為f_S/M且頻寬為f_S/2M的資料流程。最後，FFT長度N設定視窗寬度和取樣時間，這是設定雜訊基準的第二步。

擷取和FFT對寬頻數位接收器雜訊基準的影響

圖5將寬頻數位接收器的處理雜訊基準(K)與ADC的雜訊譜密度(L)關聯起來，後者是ADC加性雜訊的FOM，可在數據手冊上輕鬆獲得。現有ADI文獻能更佳解釋處理增益、NSD、SNR和量化雜訊。

圖5中最有用的關係是：

處理雜訊基準(圖5中的K)與P_N相同，可以放入式1和式2中。注意，設計人員基於下一部分中討論的設計權衡和約束條件仔細選擇M和N。

圖5：擷取和FFT增益運算與通常參考的雜訊水準的關係。

儘管提高取樣係數M與減小FFT長度N (圖5中的E)對降低雜訊基準(圖5中的C)具有相同的比例效應，但必須注意二者的機制完全不同。取樣步驟涉及使用數位濾波對通道進行限頻。由此設定的有效雜訊頻寬決定了通道中的總積分雜訊(圖5中的D)。它還設定了可檢測訊號的最大暫態頻譜頻寬。與之相比，FFT步驟本身並不進行濾波，而是將通道中的整個積分雜訊擴展到N/2個視窗中，並且決定了頻譜線解析度。N越高，則視窗越多，每個視窗的雜訊含量就越低。取樣增益M和FFT增益N共同定義了FFT視窗的寬度，在討論處理頻寬時常常將它們合併在一起(圖5中的F)，但其值必須根據各自對訊號頻寬、頻譜解析度、靈敏度、延遲要求的微妙影響來平衡。

處理頻寬和系統性能的權衡

反過來將取樣M和FFT N與高優先順序性能關聯起來：

延遲是感測和處理連續頻譜擷取的時間，必須盡可能短。許多系統需要近乎即時的操作，這就要求M × N盡可能小。隨著FFT大小的增加，頻譜解析度會提高，而雜訊基準會降低，因為積分雜訊會分佈在更多視窗上。需要權衡的是採集時間，後者很重要，計算公式如下：

當較短時間脈衝的頻譜內容擴展到相對較寬的頻段時，最小可檢測脈衝寬度(PW)設定最小容許中頻通道頻寬。如果中頻通道頻寬太窄，則訊號頻譜內容將被截斷，較短時間脈衝將得不到正確檢測。設定最大容許M的最小中頻頻寬必須滿足以下條件：

頻譜解析度和靈敏度隨著FFT視窗變窄(需要增加N)而提高。更長的脈衝寬度和PRI需要更高的解析度才能分辨出更近的頻譜線，這表示需要更大的N才能正確檢測。N的增加會改善頻譜線解析度，但只能在M所定義的中頻頻寬內。如果使用過高的取樣，N的增加會改善M所設定的中頻頻寬內的頻譜解析度，但無法恢復丟失的訊號頻寬。例如，脈衝寬度低於接收器最小脈衝寬度的脈衝序列將有一個頻域sinc函數，其主瓣超過取樣頻寬。增加N將有助於解析序列的PRF，但無助於解析脈衝寬度，該資訊會丟失。唯一的解決辦法是減小取樣M，增加中頻頻寬。

取樣、FFT和脈衝序列檢

電子戰寬頻數位接收器的大部分工作是解交織、識別、追蹤同時入射的雷達脈衝序列。載波頻率、脈衝寬度和脈衝重複間隔(PRI)是雷達的標籤，對於確定誰是誰非常重要。檢測方案中同時使用時域和頻域。總體目標是在盡可能短的持續時間內感測、處理和回應脈衝序列。動態範圍非常重要，因為電子戰接收器需要同時追蹤多個遠距離目標，並且同時受到高能干擾脈衝的轟炸。

脈衝序列FFT示例

這裡提供了兩個脈衝序列示例。第一個代表脈衝都卜勒雷達，其在10％的操作週期時顯示出非常短的PW (100ns)，導致PRF非常高。第二個模擬脈衝雷達，其PW和PRI相對較長(操作週期較低，PRF較低)。表1說明了取樣M和FFT長度N對時間、靈敏度(雜訊基準)和頻譜解析度的影響，匯總了這些參數以便於比較。虛構的值並不代表具體的雷達，但仍有實際意義。

表1：示例脈衝都卜勒雷達和脈衝雷達特性的比較。

要點是，M和N並沒有一個適合一切情況的值，任何具體電子戰接收器中的複雜檢測演算法和並行通道化方案都可能採用廣泛的值。電子戰接收器必須能夠檢測兩個訊號，可能是同時進行(此處未顯示)，這就是為什麼快速、適應性配置能力很重要的原因。動態範圍和靈敏度直接取決於必須檢測的脈衝特性。

示例：寬頻數位接收器檢測脈衝都卜勒雷達

以下兩個FFT擷取脈衝都卜勒情形。圖6所示的第一個FFT僅需要2個以上的脈衝週期，便能從FFT主瓣的寬度確定訊號的脈衝寬度。取樣值M的設定使得中頻頻寬足夠寬，能夠擷取主瓣及一些旁瓣。回應時間非常快。快速回應時間的不利一面是導致雜訊基準和頻譜解析度較差。注意，由於缺乏頻譜解析度，FFT中沒有可用的PRI資訊。

圖6：快速擷取脈衝都卜勒雷達的典型窄脈衝寬度、高PRF脈衝序列。

圖7中的第二個FFT顯示，因為採樣長度N (和時間)增加，雜訊基準和頻譜解析度得到了改善。M保持不變。經過大約九個脈衝週期，頻譜解析度提高到足以從FFT確定PRI (1/PRF)的程度。旁瓣之間可以看到雜訊基準。

圖7：脈衝都卜勒示例使用較長FFT解析譜線。

示例：寬頻數位接收器檢測脈衝雷達

以下兩個FFT擷取更寬的脈衝情形。在圖8的脈衝雷達示例中，更寬的PRI或更低的脈衝密度需要更高的N。調整M完全取決於系統。如果必須在同一中頻通道中同時檢測到短脈衝和長脈衝，則M的設定必須適應短脈衝頻譜頻寬，並且不能增加。單獨考慮時，長脈衝需要較低的中頻頻寬，因此可以將M設定得較高以改善通道雜訊和靈敏度。但是，所需的擷取時間或FFT長度N要長得多。因此，當系統獲得足夠高的N來解析長脈衝時，檢測演算法可能會想對短脈衝情況做出中間決策。

圖8：快速擷取脈衝雷達的典型較長脈衝、較低PRF脈衝序列。

圖9中的第二個長脈衝FFT示例說明了長PRI (低PRF)如何產生非常接近的頻譜線，這需要非常低的FFT視窗大小或解析度頻寬。缺點是需要更多時間(FFT N)。好處是靈敏度更高。

圖9：脈衝示例使用較長FFT解析譜線。

使用串聯ADC的寬頻數位接收器射頻前端設計

確立了動態範圍和靈敏度目標之後，射頻前端與數位資料轉換器必須匹配。最佳射頻前端設定接收器靈敏度(NF)，並以足夠好的線性餘裕執行所需的頻譜訊號調變，使得ADC性能可以設定接收器IP3和IP2。通常將前端射頻增益設定為足以建立所需串聯NF的水準，因為超出該增益一般會損害動態範圍，應避免這種情況。如果前端成為動態範圍的瓶頸，ADC的能力將被浪費，這會非常可惜！

一個有用的技巧是將ADC的品質因數轉換為等效的射頻串聯參數，並將ADC視為射頻黑盒子，一些經驗法則：

其中P_RF (dBm)是測量IMD3和IMD2水準的ADC輸入射頻水準。請注意，在針對處理增益進行調整之前，組合前端和ADC的串聯系統NF是寬頻雜訊。

前端與ADC串聯的設計示例

以下是使用圖10所示前端進行串聯分析的例子。此鏈受益於ADI最新發表的射頻目錄產品，包括：

• ADMV8818 寬頻可編程高通/低通可調諧濾波器；
• ADRF5730寬頻射頻SOI數位衰減器；
• ADRF5020寬頻射頻SOI SPDT；
• ADL8104超高IP2寬頻射頻放大器。
• AD9082 MxFE 4 × DAC (12 GSPS) + 2 × ADC (6 GSPS)。

此外，該鏈具有ADI開發的寬頻200W射頻限幅器和小尺寸高Q的固定濾波器。

圖10：切換高靈敏度模式和旁路模式的射頻前端示例。

保護動態範圍的一種古老技術是在針對較低輸入訊號的高感測模式與針對較高輸入訊號的旁路模式之間進行切換。如表2所示，高感測路徑有利於NF性能，而旁路路徑則犧牲較高NF以有利於提高線性度(IP2和IP3)，性能表說明了這種好處。

表2：兩種模式的射頻前端黑盒子參數示例。

表3比較了前端和ADC黑盒參數以及所得到的整體串聯性能。在高感測模式下，動態範圍的限制因素是雜訊基準，因此優先考慮串聯NF。前端雜訊係數主要取決於減輕干擾所需的前端濾波的插入損耗(本示例預算為6dB損耗)，這種預選濾波必須放在放大器之前才能有效，因為放大器會產生多訊號IMD產物。

在旁路模式下，SOI技術的極高線性度非常有利。這裡沒有什麼技巧，因為放大器有限的線性度換得了較高的線性度、較低的增益和較高的NF。

表3：高檢測(頂部)和旁路(底部)串聯性能示例；「總體」列是串聯射頻前端加上ADC的全部性能。

寬頻數位接收器設計結果和最佳化

以下性能熱度圖是靈敏度分析，顯示了改變以下條件時獲得的暫態無雜散動態範圍(DR，dB)：

• 處理頻寬和射頻輸入水準；
• 射頻前端IIP2和射頻輸入水準；
• 射頻前端NF和射頻輸入水準。

每種情況均針對高靈敏度和旁路路徑運作。方框標出了有利的工作區域。表格列出了給定最大輸入訊號水準P_in下的動態範圍(SFDR)，即到雜訊基準或最高IMD雜散的距離。對於任何給定表格，靜態變數都是根據前面的鏈參數設定的。

如之前所討論的，圖11中選擇的B_v取決於波形檢測目標。較低的B_v會降低雜訊基準，改善較低P_in下的動態範圍，但FFT時間會變慢。相反，較高的Bv值會增加雜訊基準，而較差的靈敏度會限制動態範圍，可能的工作區域位於二者的平衡點。

圖11：暫態無雜散動態範圍(DR)與射頻輸入水準(P_in)和處理頻寬(B_v)的關係；高靈敏度模式(頂部)和旁路模式(底部)。

圖12說明，在低P_in水準下，由於靈敏度設定動態範圍，因此IIP2不相關。中等性能對IIP2最敏感。中等輸入功率水準可能包含大多數使用場景，隨著P_in的增加，高感測模式趨於向旁路模式切換，放大器的線性度(尤其是IP2)非常重要。ADL8104的傑出IP2在這一重要的中端輸入範圍的應用中脫穎而出，保持了高動態範圍性能。旁路模式下較高的IIP2允許工作區域框向下移動以獲得最佳動態範圍。

圖12：暫態無雜散動態範圍(DR)與射頻輸入水準(P_in)和射頻前端IP2 (折合到輸入端)的關係；高靈敏度模式(頂部)和旁路模式(底部)。

圖13顯示，若大幅改善NF (對於SWaP-C和線性度非常不利)，使用中等B_v的動態範圍所獲得的好處會遞減。為了降低NF，B_v需要隨之降低，並且必須接受相關的損失。高檢測模式適用於10dB~15dB的NF。對於旁路模式，考慮到線性度的優勢，高NF被證明是一個很好的折衷。理想情況下，對於旁路模式，NF可以保持在20dB~25dB的範圍內。由於受到IMD的限制，旁路模式下更好的NF對動態範圍並沒有助益。

圖13：暫態無雜散動態範圍(DR)與射頻輸入水準(P_in)和射頻前端雜訊係數(NF)的關係；高靈敏度模式(頂部)和旁路模式(右側)。

總結

電子戰即將向多倍頻程、多GHz暫態頻寬射頻調諧器和寬頻數位接收器發展，這使得IMD2效應成為挑戰動態範圍的因素。現今基於IMD3的SFDR考量將擴大到包括IMD2，設計人員將同時使用SFDR2和SFDR3公式。系統雜訊基準是動態的，因為處理頻寬會根據波形檢測和時間要求而隨時變化。在設計最佳雜訊基準時，取樣M和FFT深度N共同定義了FFT視窗寬度，但它們各自都有重要影響需要考慮，本文提供了不同M和N的脈衝序列FFT示例。隨著ADC性能的提升，前端將繼續依賴具有可調諧特性和頻率選擇性的高線性度寬頻射頻元件。前端應與ADC的射頻屬性進行串聯設計。

參考電路

1.Peter Delos。「寬頻射頻接收器架構選項綜述。」 ADI，2017年2月。

2.Ahmed Ali, Huseyin Dinc, Paritosh Bhoraskar, Scott Bardsley, Chris Dillon, Mohit Kumar, Matthew McShea, Ryan Bunch, Joel Prabhakar, and Scott Puckett。 「整合寬頻採樣保持放大器和背景校準功能的12位元18GS/s射頻採樣ADC。」2020年IEEE國際固態電路會議，2020年2月。

3.AD9213數據手冊。ADI，2020年3月。

4.AD9174 數據手冊。ADI，2019年7月。

5.William F. Egan。 實用射頻系統設計。John Wiley & Sons，2003年4月。

6.James Bao-Yen Tsui。 微波接收器和相關元件。Peninsula，1983年。

7.Ian Beavers。 「雜訊頻譜密度：一個新ADC指標？」 ADI，2017年12月。

8.Travis F. Collins, Robin Getz, Di Pu, 和 Alexander M. Wyglinski。 因應工程師的軟體定義無線電。Artech House，2018年。

9.James Tsui and Chi-Hao Cheng。 寬頻接收器的數位技術。SciTech，2015年。

10.操作週期。 電子戰和雷達系統工程手冊。美國海軍航空系統司令部，1997年4月。

活動簡介

從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術，都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。

會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家，透過專題演講、產品展示與互動交流，從元件、模組到系統，從概念設計到開發工具，深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點，並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。

贊助廠商

立即報名