這段時間，記憶體市場備受關注。不僅是因為知名分析機構近期都相繼發佈記憶體產品的市場資料，還因記憶體開始應用於AI運算。就半導體市場來看，記憶體產業晃一晃，整個半導體市場就要跟著震盪。所以在Gartner半導體市場預測報告裡，全產業趨勢預測包含記憶體和不包含記憶體兩份資料，就是因為記憶體在半導體產業中的價值之大。

最近TechInsights也發佈了「2022 and Beyond for Memory Technology」的技術資料，大致總結了當前DRAM、NAND儲存技術的現狀、發展趨勢和挑戰，對當代儲存技術在商業市場的應用有更全方位的解析。本文借此從技術層面來看如今的儲存技術發展到了何種程度，期望可作為愛好者或從業人員技術細節的概覽。

記憶體在發展上，和邏輯元件還是有很大差別，但這一領域的技術競爭也相當激烈，上至資料中心伺服器，下到各類嵌入式裝置。智慧物聯網(AIoT)終端對於記憶體的需求未來也將是海量的。

DRAM單元還在變小

DRAM市場的幾大參與者包括了三星(Samsung)、美光(Micron)、SK海力士(SK Hynix)，另外再加上南亞科技(Nanya)、力積電(PSMC)和長鑫存儲(CXMT)等。下圖展示了該領域主要市場參與者的技術演進方向。

(來源：TechInsights)

三星、美光與SK海力士鎖定DDR4、DDR5和LPDDR5的應用，已經以15nm和14nm等級的單元設計規則(D/R)發佈了D1z和D1α節點的產品。三星是最早在DRAM上採用極紫外(EUV)微影技術的供應商，將其應用於D1x DDR4 DRAM模組和D1z LPDDR5規模量產。

美光和SK海力士在D1z節點上還在用基於ArF-i的雙重曝光，雖說部分分析師評價三星提前在這一領域佈局EUV技術過於激進。這張圖同時也提出了2024年之後的一些DRAM製程節點，包括D1d、D0a、D0b等。

(來源：TechInsights)

從儲存單元(cell)來看，目前6F²的設計已是主流，單元由1T+1C (1電晶體+1電容)構成——這種DRAM單元結構將在未來幾代產品上延續。不過目前已經有廠商在開發4F²單元結構，僅1T或者說capacitorless的方案，作為DRAM技術未來發展的備選。

從單元電晶體與電容結構和材料的角度來看(圖中的Cell TR & Cell Cap.)，TechInsights在介紹中說，Bulky-fin (S-Fin)加上B-RCAT (Buried-Recessed-Channel-Array Transistor)結構的單元電晶體已經開始應用；用於埋入式字線閘(buried word line gate)的材料，則已經從單鎢層發展成了多晶矽/鎢雙功函數(work-function)層，做到閘極漏電的有效控制。美光在D1z和D1α節點用的是氮化錫(TiN)閘。

DRAM單元電容方面，SK海力士的D1y和D1z，以及三星D1z採用一種所謂的quasi-pillar電容(one-sided pillar capacitor)結構，而非主流的圓管式結構。10nm及以下的DRAM單元設計，有新的製程、材料和電路技術，包括high-NA高數值孔徑的EUV微影設備應用，1T DRAM單元，單元pillar電容，更高介電常數(high-k)的電容電介質，以及low-k ILD/IMD (層間介電層)材料。撰寫這份報告的Jeongdong Choe表示，從近未來的節點演進來看，10nm會成為6F² DRAM單元的最後一代節點，延續到2027~2028年左右。

而DRAM單元持續縮小，未來將要面臨的技術挑戰包括了3D DRAM、row-hammer bit翻轉問題變得更嚴重、低功耗設計、低延遲、新型功函數材料、高介電常數金屬閘(HKMG)電晶體、片上ECC等。這份報告中特別提到了DRAM晶圓代工廠對於速度(speed)和感測容限(sensing margin)的追求。三星應用於DDR5和GDDR6的HKMG週邊電晶體技術是提升位元線(BL)感測容限和速度的典型代表。

在DRAM單元尺寸縮減趨勢預測上，TechInsights最近還專門撰寫了一篇文章(DRAM Scaling Trend and Beyond)，有興趣的可作參考。另外，TechInsights也提到3D DRAM、HBM3、GDDR6X/7和嵌入式DRAM技術都將延續DRAM的壽命，擴展其應用。

3D NAND還在往上疊

3D NAND是現在談到NAND時會提及的熱門話題。不過還是有不少應用對於可靠性、高低溫環境有要求，因此還是會採用平面結構NAND，而且多半是SLC、MLC介質，而不會用複雜度相對更高的TLC或QLC。醫療、機器人、穿戴式裝置、保全攝影機、機上盒等各種IoT設備還是要用2D NAND。

而3D NAND多見於資料中心、智慧型手機、PC等應用。垂直方向堆疊3D NAND層數的確是現在NAND晶片製造商競賽的主要方向。主要的一些市場參與者的技術進展歷史如下圖所示：

當前進展為三星176層(V7)、鎧俠(Kioxia)/威騰電子(WD) 162層(BiCS6)、美光176層(2nd CTF)、SK海力士176層(V7)，還有長江存儲的128層Xtacking TLC和QLC產品；另外，旺宏(MXIC)也發佈了48層的3D NAND原型產品，預計今年晚些時間或2023年進入規模量產。

主要的一些創新型技術和設計，比如3層deck結構，CuA (CMOS-under-array，美光)、COP (Cell Over Peri，三星)、PUC (Periphery Under Cell，SK海力士)結構技術，以及採用H-bonding鍵合的Xtacking die。其他創新技術熱點還有諸如三星Z-NAND、鎧俠XL-NAND這類低延遲高速NAND產品也已經商用。

未來如果NAND向著超過500層堆疊邁進，其演進方向應當不局限在die堆疊上，還要考慮3D封裝解決方案的協助。

具體來說，三星V-NAND應用了一種單VC垂直蝕刻製程，堆了最多128層(V6)；其他所有的3D NAND產品則採用多deck的string整合(儲存單元沿位元線串聯起來構成一個string)；比如Intel的144層，3-deck，上中下各48層。這些技術都是20nm或19nm位元線half-pitch，也就是說3D NAND主要是基於ArF-i和雙重曝光微影製程。

堆疊的閘數量越多，垂直NAND的string高度也就在增加。比如176層的NAND string高度是12μm。追求高疊層的本質當然就在於單位面積內儲存密度的提升，並伴隨儲存相同容量資料的成本降低。QLC die目前能做到15Gb/mm²的密度；每縱列NAND string的閘總數也增加到200個或更多。先前，TechInsights提供過長江存儲Xtacking的分析(YMTC 128L Xtacking 2.0 for SSD)，有興趣的讀者可以搜索看看。

總得來說，3D NAND的一些技術挑戰集中在越來越高的深寬比(high aspect ratio)、層間應力控制、晶圓翹曲、製程不一致性、原子層沉積與蝕刻(ALD/ALE)的控制、deck到deck的對齊問題、NAND string電流、3D封裝解決方案、良率控制；還有快閃記憶體顆粒指標方面的，比如擦寫速度、資料保持(retention)、電子洩露干擾之類的問題。基於技術發展，據說單個單元儲存5bit資料的PLC 3D NAND幾年內也會問世。

新型記憶體的技術趨勢與挑戰

TechInsights筆下的新型記憶體主要包含了MRAM (STT-MRAM)、XPoint、ReRAM、FeRAM、PCRAM/Xpoint等。某些新型記憶體介質和材料本身也有更多元的應用，如ReRAM可能會成為記憶體內運算的未來，MRAM可用作CPU的die內cache，XPoint應用於SCM儲存級記憶體等。

STT-MRAM當前的發展似乎很不錯，目前參與這項技術研發的企業和機構包括Everspin、GlobalFoundries、Avalanche、索尼(Sony)、美光、Imec、CEA-LETI、美國應用材料(Applied Materials)、三星、富士通(Fujitsu)、IBM、台積電(TSMC)、Spin Transfer Technologies等。

TechInsights在這份報告中提供了較多MRAM競賽參與者的產品技術。例如Ambiq的Apollo Blue系列MCU在台積電22ULL製程的支援內建eMRAM；而GlobalFoundries基於22nm FDSOI的eMRAM，應用在了GreenWave的AI處理器上。報告中還分析材料和製程技術上各家的一些差異，如Avalanche MRAM還在用舊的多晶矽閘和L型spacer間隔層，Everspin則往高介電常數閘極介電層(gate dielectrics)加入了鑭；三星和台積電的MRAM閘極結構有gate-first HKMG和gate-last HKMG製程之分…等。

其他新型記憶體技術方面，富士通的8Mb ReRAM是全球密度最高、單獨量產的ReRAM產品；基於45nm CMOS製程，相比之前舊製程的4Mb ReRAM產品有了相當大的儲存密度提升和die size的縮減。XPoint技術的知名市場參與者自然是Intel，第二代XPoint記憶體已應用到市場上，4堆疊的PCM/OTS層結構。

新型記憶體件發展的基礎就在於更出色的性能或效率——性能除了速度之外也包括資料保持時間、壽命之類的指標。只不過「新型」未大規模普及的原因無非在於成本還沒法像傳統元件那樣降下來，尤其新型材料造成製程相容性方面的一些挑戰。3D NAND顯然在單位成本內的容量方面仍然有著無與倫比的優勢。

本文原刊登於EE Times China網站

活動簡介

從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術，都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。

會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家，透過專題演講、產品展示與互動交流，從元件、模組到系統，從概念設計到開發工具，深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點，並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。

贊助廠商

立即報名