SDRAM的頻寬與EBI效率

作者 : 湯朝景,憶闊科技

現今以SDRAM介面的頻寬來突顯DRAM的最高速度,但傳統DRAM電路的最低速度不如存取速度僅有10ns的非同步SRAM裝置…

現今以SDRAM介面的頻寬來突顯DRAM的最高速度,但傳統DRAM電路的最低速度不如存取速度僅有10ns的非同步SRAM裝置。SDRAM介面是以傳統DRAM單元的特徵和控制電路來制定操作命令和順序,它的頻寬正比於時脈頻率,能提高速度的原因不外於並列存取以及叢發寫入/讀取(burst write/read)。

SDRAM頻寬

SDRAM規格的完整存取命令即激活(ACT)、寫入/讀取(WR/RD)、預充電(PRE),其中包含列至行延遲時間(tRCD)、行定址閃控時間(tCAS)、預充電時間(tRP),這三個時間的總和被稱為缺頁(page miss)。僅需要行定址閃控時間即可的存取操作被稱為頁命中(page hit),省去預充電時間的存取操作被稱為空頁(page empty)。

缺頁、頁命中、空頁的發生機率是隨機數,發生頁命中的機率大且缺頁的機率小才能得到最快的存取速度。假設頁命中的機率是60%、缺頁的機率是10%、空頁的機率是30%,在此忽略更新周期時間(tRFC)所佔用的時間,以及其他操作時間。以DDR3 SDRAM標準規格來計算如表1所列的平均存取時間,將這些數值對比存取速度設定在10ns的非同步SRAM裝置,可以發現DDR3 SDRAM裝置在隨機存取時的效率不如非同步SRAM裝置。

SDRAM規格的叢發寫入/讀取是提高存取速度的關鍵,單一個DRAM單元執行每一次存取時,它的時間是tCAS,SDRAM規格則是在執行存取的時間內一次存取多個DRAM單元(一種並列存取的方法),然後經由叢發寫入/讀取來壓縮時間並提高速度。在軟體程式中,單一資料存取和連續位址存取是隨機執行,對於零碎資料的存取執行叢發寫入/讀取會降低存取效率並浪費頻寬。在多工作業系統中,轉移暫存器的數值和切換執行的程式碼會降低頁命中的機率。

DDR3 SDRAM裝置的叢發長度(burst length)是8,在介面的時脈頻率1,600MHz的時候,它的頻寬是3,200MHz乘上位元組寬度(byte width),以此得以計算叢發時間是2.5ns (0.3125ns8),將平均存取時間加上叢發時間之後,則存取時間增加至17.5ns (15ns+2.5ns),對於這樣的叢發長度和存取時間,如果將非同步SRAM的時脈提升至450MHz即可達到相同的效率(2.222ns8=17.776ns)。高頻率的並列介面加上大量的資料叢發可以平衡傳統DRAM電路的存取時間,但其效率相當於在低頻率運作的非同步SRAM裝置。

 

表1:DDR3 SDRAM的平均存取時間。

 

EBI的效率

微處理器經由外部匯流排介面(EBI)的晶片選擇(CS)、寫入致能(WE)、輸出致能(OE)來控制裝置端的寫入和讀取。控制方法極為簡單,存取速度與EBI的操作時間成反比,頻寬與匯流排的頻率成正比。EBI對於隨機位址的存取,它的效率等同於它的頻寬,在執行連續位址的存取時,經由去除非必要的操作時序之後就是叢發,這就能提高存取速度。以表1中的非同步SRAM規格為例,假設執行連續位址的每一周期時間是5ns,對於叢發長度為8的存取時間是45ns (10ns+35ns),對於8個隨機位址的存取時間則是80ns。

將EBI加上叢發之後,假設非同步SRAM裝置執行連續位址的每一周期時間是2ns,並且將它的時脈提升至250MHz,對於叢發長度為8的存取時間是18ns(4ns+14ns),這樣的存取效率相當於DDR3 SDRAM 1600G 8-8-8。這樣的例子用於說明在EBI上使用低延遲時間的記憶體裝置即可經由較低的時脈頻率達到DDR3 SDRAM規格及DDR4 SDRAM規格的效率。在並列式匯流排上降低時脈頻率可以提高資料傳輸的穩定性,對於電路板的繞線則能容許較大的誤差。

結語

單純的非同步DRAM裝置是將DRAM單元的存取電路設計成可以經由EBI存取資料的非同步記憶體架構,它的資料更新只要發送讀取命令即可,但是單一讀取命令僅能更新某一指定位址的資料,這種架構可以大幅減少潛伏時間,但僅能提供隨機位址的資料存取。非同步記憶體架構不利於發展成大容量的主記憶體,原因在於位址線的數量在大幅增加之後在封裝和電路板繞線會發生諸多負面效應,因此需要改變DRAM單元的存取電路來大幅減小潛伏時間,使其能夠使用EBI來達到更高的存取效率。

根據EBI的特性來提供大容量DRAM裝置所需要的速度的時序規格是需要訂製出來的,一是將列位址(row address)與行位址(column address)合併,經由多工來指定位址,二是將庫位址(bank address)與資料匯流排合併,用於指定位址或存取資料,三是導入叢發寫入/讀取來壓縮時間。減少位址寬度和妥善使用EBI之後所產生的時序規格,它的整體效率略低於非同步SRAM裝置,但是它的頻率等級不會受限於延遲鎖定迴路(DLL)的設計。系統整合的微控制器(MCU)或微處理器(MPU)可以提供一組專門用於存取記憶體的EBI,提供另一組位址匯流排和資料匯流排多工的EBI來存取其他周邊裝置,一方面具有高速的記憶體存取,另一方面減少腳位數量。

 

 

 

 

加入我們官方帳號LINE@,最新消息一手掌握!

發表評論