類比設計自動化:白日夢或是必然?

作者 : Jean-Jaques (JJ) DeLisle,Planet Analog專欄作者

筆者想起讀過的一些大多來自EDA軟體公司、關於類比設計自動化的部落格和文章。在這些文章中,不論作者是誰,他們似乎都相信,類比設計是可以自動實現,至少在某種意義上如此…

首先,筆者並非職業類比設計工程師。儘管作為專業從事類比/RF設計的類比工程師多年,工作包括類比/混合訊號IC設計和佈局,但我還深入研究了控制系統和機器學習(ML)好幾年,從那以後,我對資料科學也有了一定的瞭解。這段日子,我做了很多諮詢、射頻合約設計(RF contract design)和大量工程寫作。因此,我每天閱讀和研究各種與電子相關的工程、物理和材料科學方面的課題,主要是射頻和類比領域。不過,我並沒有每天都去敲打電晶體,然後去執行模擬程序,一直到累得眼睛充血,或者看起來像個傻瓜一樣,為了解決寄生問題,一直在佈局編輯器上「玩俄羅斯方塊」!

類比工程師對類比電路的細微差別和「變幻莫測」瞭若指掌,這就是我為什麼非常欽佩類比設計工程師的原因。但是,我也確實時不時會有一些想法,最近,我想起讀過的一些大多來自電子設計自動化(EDA)軟體公司、關於類比設計自動化的部落格和文章。在這些文章中,我注意到一個普遍的主題,就是不論作者是誰,他們似乎都相信,類比設計是可以自動實現,至少在某種意義上如此。不過,我覺得還有很多理由使這些說法令人質疑。

 

EDA軟體。

(來源:Siemens EDA)

 

我在類比設計方面的訓練,始於電晶體和常見電路元件的模型,「醜陋」的手繪原理圖,箭頭指向混亂的方向,還有大量的數學計算,最終在電路類比器前迷茫了多日……後來,在電路類比器前度過了數月乃至數年後,我在電路佈局和全電路類比領域終於畢業了!然而,後來我發現,在那裡所學的一切似乎都是「謊言」,「現實世界」卻是寒冷黑暗之地。在那裡,對電路設計成功的所有希望,往往都會像很久之前遇難海船的斷木一樣,在岩石海岸線上被撞得粉碎而湮滅。

在上述過程經過無數次的「演進」之後,我發現來自能力極強和經驗豐富的工程師的「堅定」指導,最終能夠使那些願意在矽片上透過「擲骰子」(雙關語)來碰碰運氣的人,可能「幾乎」能夠掌握如何根據系統級需求來處理類比設計問題的方法。不過,我「學得更精通」的卻是業界通常流傳的一種說法,亦即那些被視為優秀的類比設計工程師,也被視為「黑暗巫師」,他們的魔法力量很可能來自「混沌王國」本身!

在最後一個比喻中,我有意使用了混沌的概念。就最新的最佳設計而言,也許我是錯的。但我的經驗是,類比設計不僅需要大量的經驗,也需要大量的「直覺」、「靈感」和/或頗有點盲目的「運氣」。這種想法形成的一些證據,來自我作為佈局工程師多年的經歷和經驗,這經歷中我的任務是以某種方式設計各種多邊形,迫使其服從設計工程師的「突發奇想」,從而使這些工程師的「聰明」電路遠離相鄰電路的各種寄生效應影響。而我的解決方案源於對半導體物理知識的綜合理解,以及那些——如果能記得起來的話——我自己認為可能會奏效的東西。

說到此,我的問題來啦,也很簡單,即:類比設計自動化真的可以實現嗎?像蒙特卡羅(Monte Carlo)分析和設置正確的測試平台這樣的工具,對成功設計的確至關重要,但這需要相當多的學習曲線。在選擇電路拓撲結構時,我認為還有很大一部分主觀性。再加上先進製程節點和新型電晶體的極其複雜的模型(參見FinFET),類比設計中還有什麼真正有意義的部分可以實現設計自動化?

我想澄清,這裡並非在討論如何試圖保護那些不想被機器取代的類比設計工程師的「飯碗」。我的問題很嚴肅!我從享有聲望、可能是壟斷性的EDA軟體公司那裡讀到的文章表明確實如此。然而,當我深入研究這些文章時,似乎發現真正可能的、僅僅是幫助類比設計工程師在電原理圖和佈局之間實現更快的演進而已!

同樣,在我有限的經驗中,大多數類比設計人員並非自己佈局,只是在出現嚴重問題時才參與進來。那麼,對於能夠協助類比設計人員在電路設計佈局過程中洞察影響設計的寄生效應的機器學習演算法來說,如何使其充分發揮效用呢?我的理解是,由於在設計會議上的傲慢而犯下的一些錯誤,導致流片被推遲了幾個月,設計師終將會羞愧難當!

雖然今天的運算能力比過去任何時候都強大,但我還是認為,要成功運作在雜亂的類比設計過程中,能夠為類比設計師提供幫助的ML演算法,所需的運算資源相當廣。光是模擬複雜電路本身所消耗的資源就已經夠多了,更何況在後台運作的模擬還要為你的設計提供實質性建議的ML演算法?

在這些文章中,我看到有人聲稱,智慧運算EDA工具實際上可以在沒有人為干預的條件下,實現從網表到物理佈局的成功轉換。在類比設計中,變數數量非常多,其中許多變數嚴格依賴於製程和拓撲結構,這真的能發揮作用嗎?可以看到,只要經過足夠的訓練,一個專注於像ML演算法這類的常見/常用IP的特定常見流程,是可以有效地複製設計過程,再透過一些必要的調整,就可以使類比電路正常工作,其中只要努力使變數的數量減到最小即可。可是,就這一點而言,這不還僅僅是一個參數模擬嗎?

從這些文章揭示的一些技術細節來看,假設是為了保護某些EDA IP,在設計空間功能模型上進行這項工作的ML演算法,採用的是設計電路的功能行為模型。這聽起來很像是基礎控制系統工程方面的東西,然而,這個模型必須由類似類比設計工程師的人來建構,此外,為了訓練這個ML演算法,還需要有一個可用的資料集。

因此,需要預先觀察和記錄從網表到物理佈局的諸多類似設計,以便於它們可以被用來將ML演算法訓練到合理的精準度。另外,這個過程也有助於拓撲選擇。考慮到拓撲和系統的多樣性,我很好奇這實際上如何工作,難道不需要一個擴展的拓撲庫嗎?這個拓撲庫是如何開發和描述,使得ML演算法可以向設計師提出合理的建議?

我最後的想法是,所有這些訓練資料最初來自哪裡?假設這種ML演算法必須根據其他類似設計或系統中的資料進行訓練,那麼用於這些演算法的資料集不會被以某種方式共用IP嗎?如果EDA工具的ML系統是根據競爭對手的設計進行訓練,並且ML演算法建議的拓撲和解決方案與其IP非常相似,該怎麼辦?這種情況下如何避免IP侵權?此外,這不會是只適用於那些有夠大的設計集和夠豐富的設計資料來建構此類模型的非常常見的設計過程吧?

最後,有相當多的類比設計公司為特定功能設計類比電路並出售IP。事實上,像這樣的工具會有效地「竊取」設計師的成果,並使他們的特殊技巧被其他合法使用ML演算法的人盜用嗎?

如上所述,我對類比設計自動化的有效性和功能方法仍有許多疑問。如果事實與我的想法相反的話,那麼類比自動化工具「也許」已經發展到這樣一個地步:也就是說,很快類比設計師都將只是為機器「服務」!

(參考原文:Analog design automation: Pipe dream or inevitability?,Jean-Jaques (JJ) DeLisle)

本文同步刊登於《電子工程專輯》雜誌2022年10月號

 

 

 

加入我們官方帳號LINE@,最新消息一手掌握!

發表評論