隨著大數據時代來臨，人們對消費性電子產品的需求更加廣泛，在物聯網、5G、人工智慧與電動車等技術快速興起下，機器人、無人車輛與無人機等產品也逐漸普及，這些應用的技術需求包含高速資訊傳輸、感知外界環境，還需減少傳輸延遲，進而達到節省能源、降低風險等目標，以上皆需要非常快速且巨量的運算，使得先進半導體晶片的需求炙手可熱。伴隨這些技術的進步，晶片中電晶體管的密度越來越高，但基於摩爾定律(Moore’s Law)的超大規模整合晶體的小型化放緩，如今需要在先進封裝中進行突破，才能持續增加電晶體的密度。

根據市場研究公司The Insight Partners於 2022 年 2 月 15 日所提出的最新報告「Advanced Packaging Market Size, Share, Revenue, Growth, Global Analysis and Forecast to 2028」，由於封裝技術的創新、元件的微小化和微機電系統(Microelectromechanical systems，MEMS)的普及，先進封裝市場將以 8% 的複合年成長率提高，從2020年大約300億美元到2028年達到550億美元。2020年先進封裝在半導體封裝市場佔有約 40% 的份額，預計到2030年時，將提高至60%以上(圖1)。此外，預估在2021~2030年間，3D/2.5D IC、扇出封裝(Fan out)的複合年成長率分別約為22%和16%，是所有的先進封裝技術中，需求量成長最快速的技術(圖2)[1]。

圖1：2020~2030 年全球封裝市場份額[1]。

圖2：2025年前先進封裝技術市場份額[1]。

先進封裝中電晶體密度的提升，主要由純銅對接(Cu-Cu hybrid bonding)、微微銲點(Microbump)技術來推動。前者設計用於接點間距10μm以下的高階產品，可達到更高的電晶體密度，除Cu-Cu對接外還有Au-Au對接。該方法是通過平坦的純金屬相互擴散接合，製造門檻與難度較高，需要更佳的表面平整度及潔淨度；後者則是市面上更普遍的技術，主要用於中高階產品，目前最先進的微銲點間距為40μm，隨著熱壓接合(Thermal compression bonding，TCB)技術進步、更先進的機台設計，也許在不久的將來，微銲點間距能縮減為20μm，甚至達到10μm，而微銲點的尺寸約為間距的50％，亦即微銲點可能達到銲錫尺寸10μm以下的次微米級銲點(圖3)。

圖3：凸點間距與尺寸的微小化發展[2]。

以先進封裝中銲點為例，最大的球閘陣列(BGA)直徑約為760μm、中等尺寸覆晶封裝的(C-4)銲點約為100μm、2.5D/3D IC技術中的微凸點(μ-bump)直徑為10μm (圖4)。與C-4銲點相比，微銲點的直徑小了10倍，而體積則相差約1,000倍，表面積/體積比的增加，讓焊料與界面的反應加劇，使微觀結構產生了巨大的差異。

圖4：2.5D/3D IC 封裝結構的橫截面圖[3]。

在2.5D/3D IC中，多層的封裝結構與更小尺寸的銲點意味著封裝過程將經歷多次的回焊(Reflow)，使介金屬化合物(Intermetallic compound，IMC)快速成長，增進銲點中錫的消耗與IMC的生成，隨著銲點中IMC的比例提升，晶粒的性質將顯著影響銲點的物理性能。

隨著IMC的成長可能對微銲點設計造成什麼影響？

在3D IC中，固液互擴散鍵合(Solid-liquid interdiffusion bonding，SLID)是一種很有前景的技術(圖5)，也可稱作TLPB (transient liquid phase bonding)，特點是在較低的熔點下進行接合，並產生高熔點之全IMC銲點。而在3D IC的多層結構中往往須經歷多次回焊，全IMC銲點正好可避免焊料中殘餘的Sn重新融化而影響晶片的對齊、堆疊。然而，產能是SLID製程過去面臨最大的問題，此技術往往需要進行數小時之久，因而限制其應用性與經濟效益。

圖5：SLID鍵合示意圖[4]。

由圖6可知，基於相同的製程參數，當銲點高度有所差異時，IMC的成長情形也截然不同，隨著銲點尺寸微小化，使得銲點中IMC的成長速率更快。此外，透過控制製程中的溫度梯度，影響Cu原子在Sn中的溶解度差異，所形成的濃度梯度，將加速熱端的IMC向冷端成長，進一步縮短製程時間、減少冷端基板的消耗[5]。在未來更小尺寸的銲點中，可能僅需要數分鐘即可完成SLID鍵合製程，使得全 IMC 銲點在實際應用中得以實現。

圖6：不同銲點高度下的IMC生長情形[5]。

評估銲點可靠度時，微觀結構中形成的空隙往往是人們最常關注的不利因素。在細間距的小尺寸微凸點(μ-bump)封裝中，電鍍為沉積焊料的製程之一，如圖3中的Cu-pillar bump，從Cu-pillar bump本身到焊帽(Solder cap)的成長，皆可由電鍍的方式形成，然而，電鍍會在焊料層中引入各種雜質，諸如鍍浴中添加的表面平整劑、螯合劑、抑制劑或外來金屬原子等，當更多的焊料被消耗(圖5)，將使不溶於IMC的雜質濃度增加，並被推擠至晶粒邊界，形成缺陷或孔洞。

在傳統封裝中，焊球表面的氧化物、殘留的助焊劑也會產生類似的問題，但由於銲點中IMC的比例較低，雜質濃度變化較小，不易造成有害的影響[6]，而雜質造成缺陷的機率，會因銲點尺度的縮小、全 IMC銲點的形成而提升，對可靠度有不利影響，例如因應力集中造成的機械強度弱化、電性下降等。

圖7：(a)~(d)分別為Cu/Sn/Cu (10µm)在250℃反應1、12、17和20分鐘後的BEI[6]。

圖8：雜質隨IMC成長變得集中[6]。

除了銲點微小化造成之空隙，電鍍過程中，空隙也受電鍍參數與鍍浴環境的共同影響而產生，如圖9所示，僅添加PEG與Cl抑制劑的組別於P-h (高電流密度)與 P-l (低電流密度)下、製備Cu鍍層的銲點微觀結構，當降低電流密度經回焊後，可獲得完整、無空隙之微觀結構。

圖9：添加PEG與Cl抑制劑組別 – 在高低h/l電流密度下、鍍製鍍層回焊後之銲點微觀結構[7]。

額外添加促進劑 A 與 B 組別在相同電鍍條件下之銲點微觀結構(圖10)，促進劑B在電鍍過程中，取代抑製劑PEG吸附位點的能力較弱，且具有較高的雜質濃度而造成空隙。因此，透過調整電鍍參數、電鍍浴配方的開發，變得至關重要，如電流密度、抑制劑/促進劑的同時添加，以控制晶粒尺寸或是可能生成的空隙[7]。

圖10：添加促進劑A與B組別——在相同電流密度下鍍製鍍層回焊後之銲點微觀結構[7]。

透過調控電鍍參數、添加抑制劑/促進劑，雖有助於製備出無空隙鍍層，但在3D IC的領域，也必須權衡在銲點微小化過程中，添加劑可能造成的缺陷(因雜質濃度提升所導致)，對於是否要簡化鍍浴配方以減少雜質來源、或電鍍參數的掌控，可能為電鍍製程在3D IC領域中的關鍵挑戰。

電鍍製程中所使用的添加劑並非總是帶來害處，除了能影響回焊後空隙的形成，還可修飾鍍層的表面形貌，顯示其潛在的應用價值與靈活性。如圖10所示，透過開發鍍浴中添加劑、調整製程參數，可製備出具有特殊表面型貌之Cu鍍層，並應用於全IMC銲點。圓頂型與金字塔型表面使銲點的剪切強度大幅提升，歸功於特殊的Cu表面結構的互鎖效應(interlocking effect)、鉚接(riveting)，使得裂紋不易傳遞擴展[8]。

圖11：刻面、圓頂和階梯金字塔型 – 表面結構的全 IMC 銲點的剪切強度[8]。

圖12：圓頂、階梯金字塔型銲點——斷裂表面的俯視SEM圖，(a)圓頂、(b)階梯金字塔、(c)斷裂路徑示意圖[8]。

由於更細的微銲點間距，銲點中的焊料體積更小，Sn的迅速消耗與IMC的大量形成，雖使TLPB的可實現性大幅提升，但也可能形成空隙影響可靠度。

除了製程中的雜質影響，還有其他空隙形成的原因，如兩種元素擴散速率不同所造成的Kirkendall void，以常見的Cu/Sn介面層為例，Cu會先與Sn形成Cu₆Sn₅相，而Cu₆Sn₅相會進一步與Cu形成Cu₃Sn相。

在室溫環境300K的情況下，Cu原子在Cu₃Sn相中的擴散速率，為原子Sn在Cu₃Sn相中擴散速率的17倍，如此巨大的擴散速率差異，使Kirkendall l void出現於Cu/Cu₃Sn之介面處(圖13)，而隨著熱老化的進行，Kirkendall void面積也會伴隨增厚的Cu₃Sn層而增加，此為各級封裝長期以來的關鍵議題。

圖13：具有各種表面形態的Cu鍍層的SEM俯視圖，(a)平面型、(b)圓頂型、(c)階梯金字塔型[8]。

圖14：BGA封裝接點介面處的空隙[9]。

圖15：Cu與Sn在Cu₃Sn相中的擴散速率[10]。

在3D IC中廣泛被討論的TLPB之全IMC銲點，隨著焊料尺寸微縮，IMC成長速率增快會提升可製造性的優勢，另一方面，回焊與熱老化過程中的介面反應使IMC過度成長，也會使接點中的孔隙增多，除了上述提及的Kirkendall void，在熱反應下發生的相轉所帶來體積變化(表1)，體積收縮會引起內應力，隨著IMC的持續成長、發生的第二次相轉變(如Cu₆Sn₅相轉變為Cu₃Sn相)，都有可能使內應力增加，進而引發裂紋與空隙，對可靠度造成不良影響。

表1：各反應下的體積變化率[6]。

簡而言之，IMC的生成是雙面刃，由於IMC本質較硬脆，若取代Sn可能使焊點機械性質強化，倘若過度成長則會引發許多可靠度問題。未來3D堆疊的需求會持續成長，TLPB的製程時間較過去縮短數倍，因尺度縮小使全IMC銲點得以實現，然而在持續的熱作用下，如何避免IMC的過度成長引發的空隙，將會成為重要的議題。

圖16：焊料和金屬反應引起的體積收縮應力，(a) As-assembly、(b)反應進行時、(c)所有焊料消耗完畢[6]。

IMC快速生長的現象，在過去大尺寸C-4焊點不會發生，此為全IMC銲點中特有的現象。當兩側的扇貝狀Cu₆Sn₅ 晶粒接觸(圖17)，會迅速併成一個柱狀晶粒，使晶粒粗化。

圖17：(a) Cu/Sn/Cu在260℃下回焊3分鐘之SEI、(b) Cu₆Sn₅之EBSD晶粒取向圖 (回焊3分鐘)、(c)  Cu₆Sn₅之EBSD晶粒取向圖(回焊4分鐘) [11]。

一般而言，晶界能量取決於晶粒結晶方位差角(misorientaion)，推測大角度晶界具有較高能量，扇貝型Cu₆Sn₅晶粒會發生極快速的晶粒生長，是由於液態焊料潤濕(wetting)造成的大角度晶界，液態通道(Liquid channel)為晶粒生長提供極快的動力學路徑。若晶界是小角度傾斜型或扭轉型，液態焊料將無法潤濕，因此不會發生快速晶粒生長[11]。

晶粒取向差異與晶粒尺寸也存在一定的關係，如圖18的BGA銲點[12]，為添加Ni的SAC305銲球與OSP Cu基板的介面反應，圖(b)中的藍線、紅線與黑線，分別表示大於65゜、介於55~65゜及小於 55゜的晶界角度位錯值，從圖中可以觀察到較低晶界角度位錯區域，如紅線與黑線區域，通常分布較密集，β Tin 的晶粒也更細小，而形成如圖17 (a)中的 interlace 結構。

圖18：(a)四個選定的SAC1205-0.1Ni/OSP Cu銲點的EBSD晶粒取向圖、(b) 相應SAC1205-0.1Ni/OSP銲點的晶粒結晶方位差角圖(misorientation) [12]。

Ni元素層添加於Cu/Sn介面間，為封裝中常見的擴散阻障層，可降低Cu-Sn IMC的成長速率。文獻中也指出，Ni可作為Cu₆Sn₅晶粒在Sn當中的成核位點，促使晶粒細化，並提升銲點的機械性質。元素的添加可望應用於3D IC的TLPB銲點中，進行晶粒的細化、晶粒取向多元化等，以強化銲點可靠度[13]。此外，(Cu,Ni)₆Sn₅相較於(Cu,Ni)₆Sn₅在(001)和(110)晶面上的性質更相近、且獲得強化[14]，並由於固溶強化而使晶粒本身硬度提升。

過去也有研究證實 Zn 元素添加所造成的短程有序，可使晶粒細化、晶粒方向性多元化之效果15-17。在TLPB銲點中，Zn元素的添加會使Cu₆Sn₅晶粒形成interfold的微觀結構，如圖20 (d)所示，將優選取向(prefer orientation)的晶粒修飾為interfold的微觀結構，有望能阻止裂紋傳遞路徑，進而提升銲點的可靠度[16]。

圖19：(a) SAC 305/C銲點中、(b) SAC 305/Cu-Zn銲點中的EBSD晶粒方向圖(ND)、(c) SAC 305/Cu銲點中的Cu-Sn IMC、(d) SAC 305/Cu-Zn銲點中EBSD極向圖 (pole figure) [17]。

圖20：(a) Cu/Sn-3.5Ag/Cu TLP鍵合、(b) Cu/Sn-3.5Ag/Cu-15Zn TLP鍵合的BSE影像、(c) Cu/Sn-3.5Ag/Cu TLP鍵合中、(d) Cu/Sn-3.5Ag/Cu-15Zn TLP Cu-Sn IMC的EBSD晶粒取向圖[16]。

添加Zn元素於基板有助於提升Cu₆Sn₅相穩定性，避免其轉換為Cu₃Sn相，以及伴隨產生的Kirkendall voids[18-20]，如圖21所示，基板添加Zn在熱老化後，幾乎完全抑制Cu₃Sn相與Kirkendall voids的成長，顯示出Cu₆(Sn,Zn)₅良好的熱力學穩定性。

圖21：Sn/Cu、Sn/Cu-15Zn和Sn/Cu-30Zn銲點的橫截面圖。(a)~(c)為熱老化前；(d)~(f) 為150℃下，熱老化80天後之截面圖[18]。

圖22為Ni/SnACu/Cu_1-x -Zn _x的銲點微觀結構橫截面圖，在Cu基板添加Zn，完全抑制兩側基板中的Cu₃Sn相，雖然在這些研究中，銲點屬於BGA銲點的介面反應，良好的IMC成長抑制能力與相穩定性符合TLPB微銲點需要預防IMC過度成長之需求，在未來3D IC領域中存在其潛在應用價值。

圖22：(a) Ni/SnAgCu/Cu、(b) Ni/SnACu/Cu-15Zn、(c) Ni/SnAgCu/Cu-30Zn的介面微觀結構[20]。

結論

在未來幾年內，先進封裝與3D IC的市場需求將持續快速成長，TLPB製程所製備的全IMC微銲點受益於銲點尺寸微型化而得以實現。由於銲點熔點高，且能將Sn完全消耗，可避免多次回焊後Sn重新融化的對齊與堆疊問題。然而，TLPB所面臨的關鍵性問題，包括IMC的快速成長與過度成長，伴隨了體積收縮、相變化與Kirkendall effect所造成的空隙，以及電鍍製程中所造成的雜質汙染所致空隙等問題，都在微銲點完全被IMC佔據後一一浮現，所幸透過鍍浴環境、電鍍參數的調整，能顯著改善電鍍製程中可能帶來的缺陷。

透過元素摻雜於金屬基板，除了可望修飾IMC的晶粒尺寸與取向，甚至可提升其熱力學穩定性，在經受長時間的熱老化時效下，避免相轉變所引發的體積收縮或空隙，若將其應用於3D IC的微銲點中為適得其所，可望大幅提升微銲點在長時間下之可靠度。

閎康後記

閎康科技很榮幸可以和杜教授攜手進行產學合作計畫，提供該團隊在先進封裝研究上所需之完整分析服務。閎康科技擁有完備的檢測設備與專業技術經驗，能全面滿足電子材料、製程及封裝方面之各種分析檢測需求。

參考資料：

[1]https://www.globenewswire.com/en/newsrelease/2022/02/15/2385153/0/en/Advanced-Packaging-Market-Worth-55-Bn-Globally-by-2028-at-8-CAGR-Exclusive-Report-by-The-Insight-Partners.html

[2]Ramalingam, Suresh. “Advanced Packaging–Future Challenges.” CMC Conference. 2016.

[3]T. L. Yang , et al. “Effects of silver addition on Cu–Sn microjoints for chip-stacking applications.” Journal of alloys and compounds 605 (2014): 193-198.

[4]Sun, Lei, et al. “Recent progress in SLID bonding in novel 3D-IC technologies.” Journal of Alloys and Compounds 818 (2020): 152825.

[5]Yang, Ting Li, et al. “Full intermetallic joints for chip stacking by using thermal gradient bonding.” Acta Materialia 113 (2016): 90-97.

[6]H. Y. Chuang,, et al. “Critical concerns in soldering reactions arising from space confinement in 3-D IC packages.” IEEE Transactions on Device and Materials Reliability 12.2 (2012): 233-240.

[7]Lee, Hsuan, Wei-Ping Dow, and Chih-Ming Chen. “Effects of additive formula and plating current density on the interfacial reactions between Sn and Cu electroplated layer.” 2016 International Conference on Electronics Packaging (ICEP). IEEE, 2016.

[8]Hsu, Shao-Yu, et al. “Surface modification of Cu electroplated layers for Cu–Sn transient liquid phase bonding.” Materials Chemistry and Physics 277 (2022): 125621.

[9]Mei, Zequn, et al. “Kirkendall voids at Cu/solder interface and their effects on solder joint reliability.” Proceedings Electronic Components and Technology, 2005. ECTC’05.. IEEE, 2005.

[10]Gao, Feng, and Jianmin Qu. “Calculating the diffusivity of Cu and Sn in Cu3Sn intermetallic by molecular dynamics simulations.” Materials Letters 73 (2012): 92-94.

[11]Gusak, A. M., King-Ning Tu, and Chih Chen. “Extremely rapid grain growth in scallop-type Cu6Sn5 during solid–liquid interdiffusion reactions in micro-bump solder joints.” Scripta Materialia 179 (2020): 45-48.

[12]Fleshman, Collin, and Jenq-Gong Duh. “The Variation of Microstructure and the Improvement of Shear Strength in SAC1205-xNi/OSP Cu Solder Joints Before and After Aging.” Journal of Electronic Materials 49.1 (2020): 196-201.

[13]H. J. Dong,et al. “Grain morphology evolution and mechanical strength change of intermetallic joints formed in Ni/Sn/Cu system with variety of transient liquid phase soldering temperatures.” Materials Science and Engineering: A 705 (2017): 360-365.

[14]D. Mu , H. Huang, and K. Nogita. “Anisotropic mechanical properties of Cu6Sn5 and (Cu, Ni) 6Sn5.” Materials Letters 86 (2012): 46-49.

[15]Wei-Yu Chen, and Jenq-Gong Duh. “Suppression of Cu3Sn layer and formation of multi-orientation IMCs during thermal aging in Cu/Sn–3.5 Ag/Cu–15Zn transient liquid-phase bonding in novel 3D-IC Technologies.” Materials Letters 186 (2017): 279-282.

[16]Wei-Yu Chen, Rui-Wen Song, and Jenq-Gong Duh. “Grain structure modification of Cu-Sn IMCs by applying Cu-Zn UBM on transient liquid-phase bonding in novel 3D-IC technologies.” Intermetallics 85 (2017): 170-175.

[17]Wei-Yu Chen, et al. “Growth orientation of Cu–Sn IMC in Cu/Sn–3.5 Ag/Cu–xZn microbumps and Zn-doped solder joints.” Materials Letters 134 (2014): 184-186.

[18]Chi-Yang Yu, and Jenq-Gong Duh. “Growth mechanisms of interfacial intermetallic compounds in Sn/Cu–Zn solder joints during aging.” Journal of Materials Science 47.17 (2012): 6467-6474.

[19]Chi-Yang Yu, Wei-Yu Chen, and Jenq-Gong Duh. “Improving the impact toughness of Sn–Ag–Cu/Cu–Zn Pb-free solder joints under high speed shear testing.” Journal of alloys and compounds 586 (2014): 633-638.

[20]Chi-Yang Yu,Wei-Yu Chen, and Jenq-Gong Duh. “Suppressing the growth of Cu–Sn intermetallic compounds in Ni/Sn–Ag–Cu/Cu–Zn solder joints during thermal aging.” Intermetallics 26 (2012): 11-17.

本文同步刊登於《電子工程專輯》雜誌2022年12月號

活動簡介

從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術，都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。

會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家，透過專題演講、產品展示與互動交流，從元件、模組到系統，從概念設計到開發工具，深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點，並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。

贊助廠商

立即報名