GLink 2.3LL晶粒對晶粒介面提供業界一流的規格，包括5Tbps/mm晶粒邊緣效率(2.5T全雙工流量)，功耗僅0.27pJ/bit，端對端延遲時間更只有5ns。測試晶片則採用台積電3奈米製程，並以台積電CoWoS-R技術封裝。

創意電子已完成台積電7奈米及5奈米的HBM3控制器和實體層IP，並支援CoWoS-S及CoWoS-R。這些IP均使用SK海力士，以及三星的HBM3記憶體進行驗證。創意電子的HBM3 IP在隨機存取下，頻寬使用率可超過90%。

GLink 2.3LL支援台積電InFO_oS，以及CoWoS-S/R，並通過台積電5奈米製程節點的驗證。為便於使用GLink 2.3LL實體介面，創意電子提供可配置參數的AXI、CXS及CHI匯流排橋接器。GLink 2.3LL的I/O具備高串音容忍度，因此可使用CoWoS/InFO非遮蔽式佈線，有效地將中介層或RDL的訊號傳輸線數目擴增為兩倍。

HBM與GLink已和proteanTecs互連監控解決方案整合，不但能就實體層的測試與特性分析提供高可透視性，還可透過可觀測其現場效能與可靠性的特性，增進最終產品的效能。此次的3奈米設計定案，意味著創意電子能以7奈米、5奈米和3奈米供應GLink/HBM IP產品組合，且已獲得眾多AI、HPC和網路客戶導入其產品。

活動簡介

從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術，都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。

會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家，透過專題演講、產品展示與互動交流，從元件、模組到系統，從概念設計到開發工具，深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點，並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。

贊助廠商

立即報名