隨著5G網路、人工智慧(AI)與大數據(Big Data)等技術快速發展，大幅提升資料運算與傳輸處理速度，各大標準協會與時俱進，持續更新PCI Express (PCIe)、USB4、DP 2.1與乙太網路(Ethernet)等介面規格，以滿足資料中心與高性能運算(HPC)對於更高速度、頻寬與低延遲的需求。

全球量測設備領導者Anritsu 安立知日前主辦【Digital Alliance數位聯盟夥伴峰會 – 2023高速介面技術前瞻論壇】，邀集Granite River Labs (GRL)、iPass Labs、Tektronix以及Teledyne LeCroy等業界頂尖夥伴與會分享高速傳輸I/O的最新規格、市場趨勢以及測試挑戰，並搭配現場實機展示其針對新規格超前部署的測試解決方案。

高速傳輸需求推動PCIe規格推陳出新

因應資料中心和HPC等新應用不斷提高對於傳輸效能的要求，PCI-SIG組織(PCI Special Interest Group)近年來積極推動PCIe介面進展，平均每三年更新一次規格。目前主流的PCIe 5.0已趨於成熟，最新的PCIe 6.0繼去年11月發佈後正邁向推廣階段，PCI-SIG並針對其CEM和PHY規格以及Rx一致性測試進行討論，另一方面也同步推進PCIe 7.0標準。

AI、資料中心與HPC等應用推動PCIe市場快速成長，介面持續更新。
(來源：Tektronix)

Anritsu 安立知技術經理王榆淙介紹，新世代PCIe 6.0較上一代的資料傳輸速率增加了一倍達到64GT/s、Nyquist頻率來到32GHz、插入損耗(IL)為31dB，調變機制也從原本的不歸零(NRZ)轉變成PAM4。「在相同頻寬下改以多振幅調變模式提供傳輸資料，加上PAM4技術中的每一個符號映射至2個位元資料，更有效地提升資料處理的整體傳輸效率，同時保持與3.0-5.0版本的向下相容性。」

然而，調變機制轉換至PAM4後也帶來測試挑戰。王榆淙介紹，PAM4訊號測試存在更多的波形升降，雜訊也更靈敏，因此壓力眼圖校準至關重要，這就需要測試設備的穩定度以及後續對於訊號品質的校準和測試，以及準確地表徵並消除訊號源和儀器的自帶雜訊，而且必須搭配擴頻時脈(SSC)執行誤碼率(BER)和抖動容限(JTOL)測試。

PCIe 6.0測試配置。
(來源：Anritsu)

Anritsu 安立知配置高性能誤碼率測試儀(BERT)——MP1900A，能以單機整合方案為客戶執行自動化的LEQ測試、鏈路訓線(Link Training)和LTSSM分析等功能，不僅減少外部接線，還可實現CMI和DMI雜訊以及產生SJ、RJ、BUJ和SSC等抖動源，以利於相容性、餘量測試和故障排除等應用，內建ReDriver並確保PCIe 5.0/6.0返迴路徑最佳化，能夠協助客戶克服新世代PCIe 6.0隨之而來的測試挑戰。

MP1900A以單機支援PCIe、USB以及400/800GbE等高速運算和通訊介面所需的Rx測試。

針對PCIe 6.0 Base測試，Tektronix技術經理黃芳川指出，採用支援50GHz或更高頻寬的即時示波器(如DPO70000SX，以用於TP2/3校準)，搭配Anritsu 安立知的MP1900A BERT校準64GT/s PAM4 Rx，有助於提高測試結果的準確性。此外，還需要專用的Rx測試軟體自動校準BERT PPG壓力眼圖、ISI通道驗證以及產生校準報告◦

Tektronix為PCIe 6.0推出TekRxTest自動化軟體，以單一控制面板支援PCIe 6.0 Base的校準和Rx測試，透過專用治具和電纜將BERT PPG的壓力眼圖連接到即時示波器和Anritsu 安立知BERT，以64GT/s速度執行準確且可重複的校準，引導使用者完成短通道和長通道校準步驟，並可對BERT進行編程以支援可變訊號振幅、等化和去加重的校準。

此外，PAMJET應用程式增強PAM4 DSP功能和示波器的雜訊補償，支援專為PCIe 6.0標準開發的量測，並可透過先進的分析工具和抖動量測進一步強化SNDR、RLM、不相關抖動和脈衝寬度抖動等。

專為PCIe 6.0 Rx推出的TekRxTest自動化測試軟體，支援以Ethernet/LAN連接的儀器或PC操作。
(來源：Tektronix)

光電融合掀CPO技術熱潮

為了提高傳輸速度、降低功耗並加速雲端服務，資料中心所使用的光模組與光子訊號等通訊設備和技術也在不斷進展。從大型主機、客戶端、伺服器到超大規模資料中心，其架構配置正與時俱進。

Anritsu安立知測量事業群Yuki Yokoyama指出，因應下一代資料中心的技術進展以及資料速率持續提升，光訊號更適用於提升傳輸距離，1.6Tbps矽光子乙太網路搭配PCIe 6.0規格更大幅提升網路流量與資料處理速度，促進電訊號整合或轉換光訊號的「光電融合」(Photonics-Electronics Convergence)技術，如「共同封裝光學元件」(CPO)。

光收發器和CPO市場正逐年成長。800GbE預計今年開始出貨，1.6TbE可望自2025年出貨，CPO (51.2Tb/s或102.4Tb/s交換機產品)市場預計將從2026年開始上揚。
(來源：LIGHTCOUNTING)

Yokoyama-san解釋，CPO光電融合技術將光收發器和Switch ASIC安裝在同一基板上以縮短其間距離，由於較短的電傳輸路徑可降低傳輸損耗和冷卻成本，同時促進更高頻寬的建置，可望解決可插拔光模組因電訊號傳輸損耗瓶頸難以提速的問題。

不過，新的CPO設計將電氣和光學組件整合於單一晶片，導致元件更複雜，也增加量測難度。為了確保整個系統的正常運作，必須建立元件級評估方法，而其關鍵就在於光收發器和CPO所使用的電/光訊號測試。考慮到外部效應、應力和傳輸通道特性等問題，同樣可以使用BERT進行壓力測試，將所產生的壓力訊號饋入Switch ASIC Rx，即可檢查抖動、雜訊容限和串擾等影響。

光收發器與CPO採用的電光訊號測試配置。
(來源：Anritsu)

為了評估數位訊號品質，測試光收發器和光機的光訊號時也需要測眼圖。Yokoyama-san說，由於高速通訊使用PAM4調變，因此可用TDECQ評估PAM波形。採樣示波器用於測量高速訊號眼圖，為了取得觸發訊號而必須與資料訊號同步；時脈恢復單元(CRU)有助於直接從輸入光訊號中恢復觸發訊號來測試光機，而無需使用外部觸發訊號。

針對資料心的光電測試，艾飛思科技(iPass Labs)透過對談方式進一步定義400GbE乙太網路，並介紹資料中心內部乙太網路架構。該公司執行長沈忠榮指出，從主板到交換機/模組，關鍵在於透過收發器以電或光的方式連接中間的主動式光纜(AOC)。

「以系統來說，資料中心乙太網路基本上是以電為主的測量，光的部份則要到模組之後。因此，系統廠必須先確認主板從晶片到連接器端是否準確，因此以電氣測量為主，收發器端則才會是電光轉換過程，因而需要符合IEEE/IBTA/Fiber Channel等更多測試規範。」

資料中心內部400GbE乙太網路架構。
(來源：iPass Labs)

DDR 5 Rx測試走向標準化

5G帶來爆炸式的流量成長，相應地帶動更高速和更大容量的寬頻記憶體需求。根據市場資料顯示，2023年DRAM DDR5市佔率將大幅成長至50%，並擴展到汽車/行動應用，進一步引發新的DDR5測試需求。因應位元率從3.2Gbps加速到6.4Gbps，DDR5 Rx測試也走向標準化。

2023年DRAM DDR5市佔率將顯著成長至50%左右。
(來源：LIGHTCOUNTING)

相較於DDR4，DDR5改善了頻寬、密度和通道效率，不僅增加了傳輸速率與記憶體容量，並支援高效率的電源管理、同步刷新功能(Same-Bank Refresh)以及On die ECC等新功能，以提升讀取與寫入。然而，資料傳輸速率越高、訊號速度越快，所需的一致性測試、除錯和驗證的測量效能要求也越高。

王榆淙解釋，DDR技術自DDR5開始新增Rx測試。測試項目包括DQS抖動靈敏度、DQ/DQS電壓靈敏度以及壓力眼圖。DDR 5 Tx支援RDIMM DQ/DQS電壓靈敏度和 DQS抖動靈敏度以及眼圖等測試。為此，MP1900A提供所需的腳本載入DUT，以設置RDIMM記憶體回送測試(loopback)，並可同時驗證Clock、DQ、DQS測試等。

DDR5 Rx測試配置。
(來源：Anritsu)

USB4迎接80Gbps 超高速時代

為了追求更高速度以及統一跨裝置的連接埠，USB-IF協會在2019年發佈USB4標準，採用Type-C連接器，並可透過USB4提供的Alt-Mode協議重新配置，以支援包括Thunderbolt、PCIe、HDMI和DisplayPort (DP)等其他介面。

最新的USB4 40Gbps傳輸速率倍增，由兩對連接每對20Gbps來到80Gbps (或25.6GBaud Rate)，可實現高畫質8K144 HDR (w/DSC)訊號，並以USB4 Gen4表示。USB4 80Gbps (V2.0)的電氣層採用PAM3訊號編碼，利用三個電壓狀態進行傳輸，所以會形成上下兩個眼圖。

Granite River Labs (GRL)資深技術工程師李炫娥進一步介紹，USB4 Gen4新增DP 2.0/2.1 Video over Tunnel (128b/132b)以及「非對稱傳輸」(Asymmetric Link)，速度甚至上看120Gbps。因此，USB4 Gen4的三種資料傳輸架構包括：Single Link支援單通道傳輸(1Tx/1Rx)、對稱傳輸(Symmetric)是Tx與Rx通道數一致，以及新增的非對稱傳輸結合3Tx/1Rx和1Tx/3Rx配置，達到120Gbps的超高畫質傳輸速率。

USB4 Gen4支援3種傳輸架構；新的Asymmetric Link支援3Tx/1Rx和1Tx/3Rx架構，傳輸速度可望高達120Gbps (40Gbps x3)。
(來源：GRL)

因應USB4 Gen4採用PAM3編碼機制以及新增支援非對稱傳輸，一致性測試測點分為TP2 (Tx)和TP3 (Rx)，並由原本只測2對Tx/Rx變為4對，測試時間和複雜度相對增加。為了簡化測試雜度，可以搭配自動化軟體如GRL開發的USB4 Rx自動化軟體，控制BERT、示波器和SigTest，自動完成波形擷取、演算以及調整BERT等過程，減少手動操作的時間，並搭配控制器操控DUT進行Link Training等EQ等化溝通。

GRL USB4 Gen4 Rx校準自動化解決方案。
(來源：GRL)

自動化配置簡化USB4測試與除錯

USB標準的速度與複雜度持續提高，其於PHY的認證測項亦有所增加。Teledyne LeCroy技術經理林賢鎰介紹，由於USB 3.2和USB4的介面差異，在執行測試時分別具有不同配線/接線、治具和AUX控制器以及微控制器的需求。

為了滿足不同的Tx/Rx測試需求，可以使用高階數位儲存示波器(如LabMaster10Zi-A模組式示波器以及SDA 8Zi-B單機示波器)搭配Anritsu BERT。例如Teledyne LeCroy LabMaster 10Zi-A示波器搭配SDAIII-CompleteLinQ和QPHY-USB4-TX-RX，為USB4等多通道規格進行一致性測試，並可針對PCIe或SATA測試的不同頻寬需求擴充通道升級頻寬示波器。

搭配Teledyne LeCroy QPHY自動化軟體，還能一鍵啟動全自動Tx和Rx測試，提供完整的USB4一致性測試結果。此外，針對USB4電氣測試部份則需使用WavePulser-40iX-BUNDLE VNA，Tx/Rx測試進行通道校準以及電纜去嵌入，才能計算損耗取得精準的測試結果。

USB4 Rx自動化校準測試配置。
(來源：Teledyne LeCroy)

DP2.1強化整合USB-C、USB 4介面

因應新世代對於影音裝置的要求，VESA持續升級DisplayPort介面，強化與USB-C、USB 4介面整合、新增頻寬管理功能，並更新Cable規格以提升傳輸效率。新的DP 2.1更明確定義電氣特性及鏈路層，資料速率也從上一代1.4版最高8.1Gbps的資料傳輸速率，大幅提升到最高20Gbps (UHBR20)的傳輸速度，並向下相容1.4版。

李炫娥介紹，為了因應更高規格的傳輸速度，DP 2.1在原有的Full-Sized DP及Mini DP連接器基礎上進行改良，包括增強型連接器(Enhanced FSDP) Type 1支援最高13.5Gbps (UHBR13.5)、FSDP Type 2支援最高20Gbps (UHBR20)，以及Enhanced Mini DP支援最高20Gbps (UHBR20)，同時解決各家廠商擔心無法向下相容的問題，並且有助於加速晶片廠的開發與設計。

VESA並推出新的USB-C UHBR Cable ID規格，分別支援UHBR10和UHBR20的DP40和DP80規格。UHBR Cable的設計必須在其2端加上Cable ID設計，讓Source和Sink在決定使用UHBR資料速率前先確認ID，以避免與DP1.4的相容性問題。

因此，除了為Cable進行DP40/80訊號完整性和Cable ID測試，無論是Source或Sink端裝置還必須完成1.4相容性測試以及DP 2.1的PHY CTS、鏈路層以及互通性(IOT)測試，確保廠商開發的產品符合效能以及維持產品的向下相容性。

DP 2.1 CTS針對Source和Sink端的PHY與Link Layer認證測項。
(來源：GRL)

GRL針對DP2.1、DP1.2/1.4、光學測試提供相關測試環境與技術認證服務。例如，GRL DP2.1 Tx PHY自動化解決方案聯手Tektronix等主要供應商的示波器並搭配AUX Controller，即可軟體自動操控DUT進行Link Training，輸出所需的波形。此外，DP Rx校準軟體搭配Anritsu BERT，可分別針對DP2.1/1.4自動化進行校準。

COM協助加快高速數位設計

為了協助工程師以更快速、高效的方式通過一致性測試，IEEE定義了「通道餘量」(COM)方法。據沈忠榮介紹，COM可說是一種品質因數(FOM)，快速整合Tx、Rx和通道損耗等多個規範的測量參數，並將Rx輸出端的訊號振幅(As)與雜訊振幅(Ani)關聯起來。其定義為：COM = 20*log10(As/Ani)。

COM可為系統和互連工程師提供通用指南，協助其以更快速、高效的方式通過一致性測試、減少過度設計，對於高速數位設計至關重要。對於COM來說，餘量(margin)越大，通道性能越好。然而，在產品定義的早期階段，COM並不直觀且不易使用。

為此，iPass Labs提供一個簡單的通道模板，可在系統定義時方便地引用該模板，並有助於關聯性能與通道參數，而且還適用於初始系統架構，一旦產品架構確定，就可以使用COM。此外，COM還可用作架構系統的雙重檢查，縮小SerDes IP的選擇範圍即可使用時域模擬。

COM是將計算出的訊號振幅與雜訊振幅關聯起來的品質因數(FOM)。
(來源：iPass Labs)

活動簡介

從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術，都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。

會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家，透過專題演講、產品展示與互動交流，從元件、模組到系統，從概念設計到開發工具，深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點，並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。

贊助廠商

立即報名