目前，自旋軌道力矩磁阻式隨機存取記憶體(SOT-MRAM)元件在末級(last-level)記憶體應用中面臨三個主要問題：可擴展性、動態功耗和製造中對緊湊型無磁場開關解決方案的需求。在IEDM 2022上，imec展示了一次性解決這些問題的SOT-MRAM架構。

SOT-MRAM特性

近年來，晶片產業對SOT-MRAM技術開發越來越感興趣。SOT-MRAM是一種很有前途的非揮發性記憶體，非常適合嵌入式記憶體應用，例如高效能運算和行動應用中的L3 (及以上)快取。目前這一角色通常由超快速揮發性靜態隨機存取記憶體(SRAM)實現，但其對SRAM位元密度的製程升級限制，迫使記憶體業界急切尋找替代方案。此外，當記憶體待機時，SRAM位元受功耗的影響越來越大，因此無法實現很低的待機功耗。而MRAM這樣的非揮發性記憶體，不僅有潛力提供更小的位元單元，且其非揮發特性也能解決待機功耗問題。

SOT-MRAM是從更成熟的自旋轉移矩MRAM (STT-MRAM)演變而來，由於具有更好的耐久性和兩個二進位狀態之間更快的切換速度，因此具有更好的快取應用前景。在兩種MRAM類型中，磁隧道結(MTJ)構成了儲存單元的「心臟」。在這種MTJ中，薄介電層(MgO)夾在鐵磁固定層(CoFeB)和鐵磁自由層(CoFeB)之間。儲存單元寫入是透過切換自由層(即MRAM位元的「儲存」層)的磁性來完成，而讀取則是透過電流流過MTJ結來測量MTJ的磁阻實現。這種隧道磁阻(TMR)可高可低，取決於自由層和固定層磁性的相對取向(即平行(1)或非平行(0))。

圖1：MRAM TMR讀取原理示意圖，圖中上部綠色=固定層(RL)；下部綠色=自由層(FL)；藍色=MgO介電層；i=讀取電流)

STT-MRAM和SOT-MRAM之間的主要區別在於寫入所用的電流注入幾何結構。STT-MRAM中的電流是垂直注入MTJ，SOT-MRAM的電流注入則發生在平面內，在相鄰的SOT層中——典型情況是像鎢(W)這樣的重金屬層。因此SOT-MRAM中的讀寫路徑是去耦的，顯著提高了元件的耐久性和讀取穩定性。平面型電流注入則消除了STT-MRAM工作時的開關延遲。2018年，imec首次展示了開關速度快至210ps的高可靠性SOT-MRAM，這種元件具有增強的耐久性(＞5 × 1010的開關週期)和300pJ的運作功耗。

SOT-MRAM面臨的挑戰

由於是非揮發性，SOT-MRAM在高單元密度下可以實現比SRAM低得多的待機功耗。但是由於寫入操作需要較大的電流，因此動態功耗仍然相對較高。

此外，為了使SOT-MRAM成為嵌入式記憶體應用中SRAM的真正競爭對手，需要在提高密度方面進行創新。在固定層和自由層中採用垂直磁化(稱為p-MTJ)替代傳統的平面型磁化可以提高製程升級潛力，因為它不再要求儲存單元為矩形。

但關鍵挑戰在於元件架構。STT-MRAM採用了柱狀結構，是一種雙端子元件。當在記憶體陣列配置中實現時，每個MTJ單元僅需要一個選擇元件(通常是一個(存取)電晶體)來選用於讀取或寫入的記憶元件。具有獨立讀寫路徑的SOT-MRAM則是一種三端子元件，在這種情況下，每個記憶元件需要兩個存取電晶體：一個用於讀操作，另一個則用於寫操作。因此，獨立的讀寫路徑為可靠性提供了額外的好處，但由於需要額外的存取電晶體(附帶額外的金屬線)，它們會佔用額外的空間。

還有就是製程問題。2018年，imec展示了在300mm晶圓上採用CMOS相容製程實現全面整合的SOT-MRAM元件模組，極大地促進了工業應用。但是SOT-MRAM p-MTJ位元的實際實現，仍然受到在寫入操作期間需要額外平面內磁場(該磁場主要用來打破對稱性並確保確定性的磁性切換)的約束。換句話說，如果沒有這個磁場，就不可能知道施加寫入電流後自由層的最終狀態。在SOT-MRAM開發階段，該磁場可由外部磁場產生，然而最終還是需要在元件內相應位置產生強磁性的緊致磁場。

關鍵改進步驟

到目前為止，針對單個挑戰的解決方案都已經得到成功驗證，有些解決方案甚至還是在300mm晶圓上得到成功驗證。外部磁場的作用也可以透過在用於形成SOT層的硬遮罩中嵌入鐵磁體來實現，從而消除對外部磁場的需要。鐵磁體會在磁隧道結的自由層上產生一個小的均勻平面場。2019年，imec證明這種「無場」(field free)開關方法是可靠的，同時能維持SOT-MRAM元件的亞奈秒寫入速度。

透過採用電壓閘極(VG)輔助方法，可以部分緩解與高寫入電流有關的問題。在這種VG-SOT-MRAM元件中，SOT效應再次負責切換自由層，實際上的切換是使用平面內電流來實現。不過如今，受電壓控制的磁各向異性(VCMA)閘極可以透過激發電場(穿過隧道勢壘)來降低能量勢壘而助力其操作。這樣一來，寫入操作就只需要較小的電流，從而提高了動態功耗性能。

VG輔助方法的另一個優點是它為多柱/多位元元件結構打開了大門。與以前一個MTJ支柱連接一個SOT軌道不同，現在可以在共用SOT軌道上實現四個(或更多) MTJ支柱。在這種多柱多位元件中，可以透過在其VCMA閘極上施加電壓來選擇單個柱(或位元)。這樣能夠減少其能量勢壘，從而有利於切換。利用共用SOT軌道只需要一個(大的)存取電晶體(而不是四個)就能完成寫入操作，因此總體上位元單元會更緊湊。

但到目前為止，與多柱操作完全相容的無磁場解決方案還沒有公開展示過。就如上所述的那樣，對於無磁場開關的解決方案，需要在每個p-MTJ柱中嵌入鐵磁體，這在很大程度上犧牲了可擴展性。

將各部分組合在一起

在IEDM 2022上，imec展示了功能齊全的多柱SOT-MRAM元件，可一次性解決上述所有挑戰。

圖2：壓控VCMA效應和多柱元件示意圖。(a)閘極電壓調製能量勢壘實現切換；(b)能夠在多柱元件上進行無磁場操作的混合SOT軌道。

首先，透過在稱為混合自旋源的公共SOT軌道內實現平面內磁層，該元件實現了可擴展的無磁場解決方案。這個額外的公共平面內磁層耦合到每個單獨的儲存單元，它的作用就像對應每個支柱的磁場，但不再是每個單獨MTJ堆疊的一部分，從而提高了可擴展性。

其次，VCMA效應透過調變和降低實際開關的能量勢壘來輔助寫入操作，因而消耗較低的開關能量。

圖3：參考和無磁場元件在1奈秒時的能耗與保持率關係的基準圖，採用混合SOT軌道的元件具有與參考樣品相當的高SOT效率。

第三，這種VCMA輔助的概念減少了每位元所需的電晶體數量，有利於減小面積佔用和提高可擴展性。

這種元件方案實現了無磁場切換，具有高開關效率(60fJ/bit功耗)、快操作速度(短至300ps)和高耐久性(大於1012)。它適用單柱和多位元SOT元件，且300mm整合技術相容CMOS和後端線。

圖4：顯示了在沒有外部磁場的情況下不同脈衝寬度的開關迴路圖，可以用短至0.3奈秒的脈衝獲得超快速無磁場SOT切換。

邁向工業應用

上述特性使非揮發性SOT-MRAM元件成為高密度末級嵌入式快取記憶體應用的可行替代品。

在將這種非揮發性SOT-MRAM記憶體推向市場之前，還需要完成一些額外的開發工作。當前的工作集中於透過改善SOT軌道和MTJ柱堆疊設計來進一步降低開關能量。此外，imec團隊正在致力於SOT-MRAM元件的陣列配置，並將該技術推向工業化。

還可以將SOT-MRAM記憶體設想為單獨的片外快取記憶體晶片的一部分，利用裸晶到裸晶或裸晶到晶片鍵合技術，將其與邏輯和/或較低等級的快取記憶體鍵合在一起，這在概念上類似採用3D堆疊式SRAM快取記憶體裸晶的AMD3D V-cache技術。這種片外解決方案經過在單獨裸晶上進行最佳化後，可望比傳統的L3嵌入式快取更具成本效益。

(參考原文：SOT-MRAM Architecture Opens Doors to High-Density Last-Level Cache Memory Applications，by Sebastien Couet、Gouri Sankar Kar)

本文同步刊登於《電子工程專輯》雜誌2023年5月號

活動簡介

從無線連接、更快的處理和運算、網路安全機制、更複雜的虛擬實境(VR)到人工智慧(AI)等技術，都將在未來的每一個嵌入式系統中發揮更關鍵功能。「嵌入式系統設計研討會」將全面涵蓋在電子產業最受熱議的「智慧」、「互連」、「安全」與「運算」等系統之相關硬體和軟體設計。

會中將邀請來自嵌入式設計相關領域的研究人員、代表廠商以及專家，透過專題演講、產品展示與互動交流，從元件、模組到系統，從概念設計到開發工具，深入介紹嵌入式系統設計領域的最新趨勢、創新和關注重點，並深入分享關於嵌入式系統設計的經驗、成果以及遇到的實際挑戰及其解決方案。

贊助廠商

立即報名