使用VELOCE硬體模擬器完成從模組層級到系統級協定檢查和覆蓋率收斂

使用VELOCE硬體模擬器完成從模組層級到系統級協定檢查和覆蓋率收斂

SoC 設計一般會大量使用 IP;這些 IP 來自不同廠商且經過加密,使用者很難瞭解 IP 內部,使得 SoC 設計調試起來極為困難。低功耗劃分又為驗證流程提出了額外挑戰。當前系統設計的複雜性迫切需要尋找一種基於硬體模擬的新方法,以更快地實現完整驗證,避免昂貴的重新投片費用。

The admin of this site has disabled the download button for this page.