邏輯驅動式 Layout:實現全晶片環境感知 ESD 驗證

Mentor
邏輯驅動式 Layout:實現全晶片環境感知 ESD 驗證

進行全晶片 ESD 驗證可能非常困難,特別是針對目前複雜的設計和進階節點進行驗證時。自動化的全晶片環境感知 ESD 驗證,搭配晶圓代工廠 ESD 製程設計套件,能確保設計持續受到穩固保護,避免因 ESD 事件發生操作失敗問題。

下載有好禮完成此份白皮書的下載,即可參與Airpods的贏取。

活動時間:2020年8月5日至9月19日

獲獎名單:將於2020年9月25日公佈

以下白皮書同時參與此【下載有禮】活動,下載篇數越多 ,中獎幾率越大。

Inphi 案例研究:改善數位設計生產力

Calibre PERC 進階電壓感知 DRC 提供當今複雜設計所需的極高準確性

多重曝光的顏色最佳化考慮因素

5nm 及以下技術節點的多重曝光選擇:SADP、SAQP、SALELE

 

 

The admin of this site has disabled the download button for this page.