優化ESD設計視窗擊穿電壓估算管道
時間2023-04-06
分類 Whitepaper
資料簡介
為了在靜電放電（ESD）事件期間充分保護集成電路（IC）設計電路，IC晶片設計師必須驗證ESD保護器件已正確實施，並確保ESD泄放路徑的效率與魯棒性。 ESD設計視窗定義了ESD保護器件在ESD事件中工作的電壓和電流限制。 設計師在選擇ESD保護器件類型和尺寸後，即便掌握了ESD保護器件的工作電壓、失效電壓和電流限制，仍需判定ESD設計視窗的右邊界，該邊界受到受害電路的擊穿電壓限制。 設計師可以借助Calibre PERC平臺流程快速準確地識別兩個給定引脚之間具有最低總擊穿電壓的電力路徑，從而可以準確估計ESD設計視窗的上限電壓，確保IC設計電路擁有足够的ESD保護。
資料下載
優化ESD設計視窗擊穿電壓估算管道
