高通前CEO再創業!用RISC-V把5G平臺功耗降低10倍

標籤: , ,

  • This topic has 0 則回覆, 1 個參與人, and was last updated by .
正在檢視 1 篇文章 - 1 至 1 (共計 1 篇)
  • 作者
    文章
  • #40166
    Jack M
    參與者

    用RISC-V把5G平臺功耗降低10倍!高通前首席執行官(Paul Jacobs)和前首席技術官(Matt Grob)宣佈加入5G初創公司EdgeQ,此後將同EdgeQ共同合作,在今年推出業界首個基於RISC-V架構、完全開放且可程式設計的5G平臺。

    據EdgeQ官方介紹,這款基於RISC-V架構的5G平臺,可以將5G平臺原本的功耗降低10倍,擁有權總成本降低50%。

    熱衷於創業的高通創始人之子Paul Jacobs

    作為高通創始人之一Irwin M.Jacobs的長子,出生于1958年的Paul Jacobs和父親一樣熱衷於創業,在少年時期就嘗試電路設計、衛星方面的技術工作,16歲時便萌生出自主創業的想法,曾向父親借貸一筆錢在學校做起了滑板車的買賣生意。

     

    高通公司前CEO保羅·雅各斯(Paul Jacobs)

    1989年,Paul Jacobs取得加州大學伯克利分校的電子工程博士學位,在圖盧茲法國政府實驗室工作一年後,加入高通並擔任開發主管,並在無線技術和設備領域獲得25多項專利。

    在1995年到2000年之間,Paul Jacobs一直負責領導高通手機業務的消費產品。並於2001年推出BREW軟體平臺,此後有45家運營商通過這一平臺推出遊戲和移動電子郵件服務。

    2005年,Paul Jacob就任高通CEO一職,並主導了兩次大型收購以增強高通在3G手機上的實力。不過Paul Jacobs似乎更熱衷於創業,於2013年辭去CEO的職位,2018年同其他兩名高通前高管創立了一家新公司XCOM,專注於下一代無線技術。

    今天,Paul Jacobs與高通前首席技術官Matt Grob宣佈加入5G初創公司EdgeQ的諮詢委員會,希望建立一個更多元化的無線技術平臺。

    Paul Jacobs表示:“5G的出現伴隨著無線網路架構的變化和令人興奮的擴展,這個拐點創造了一個機會,創造了一個建立擁有開放生態體系的新平臺的機會,EdgeQ基於RISC-V處理器的解決方案,使無線技術的創新更加深入。我期待與新入局者和開拓者合作,利用無線創新和市場的力量讓5G及更高版本的無線技術帶來預期收益。”

    行業巨變下誕生的EdgeQ,創造無線新範例

    在過去幾十年裡,無線技術設施行業一直由高通、英特爾和博通等大公司領導,包括4G、5G、WiFi、Wimax、AI和雲伺服器。

    傳統上,無線接入網(RAN)設備傾向於封閉式設計,具有很強的專有性。它們依賴於封閉式設計的ASIC以及單一供應商提供的驅動程式和硬體,這樣的封閉式堆疊通常無法升級以適應新的協議和用例,例如,為4G網路設計的無線電單元或分散式單元要想為5G網路服務,則需要全部替換為5G設備。

    相比之下,Open-RAN解決方案能夠解耦傳統的RAN,為運營商提供更多的選項,運營商能根據自己的需求選擇RAN元件,更加靈活地管理成本。

    Open RAN改變傳統基站採用的BBU(室內基站處理單元)+RRU(遠端射頻單元)都在同一廠家且通過廠家專用介面相連的方式,將基站拆分為CU、DU和RU三部分,並在這幾部分的介面之間實現開放化。

    另外,Open RAN還要對傳統基站的軟硬體進行解耦,讓網路功能軟體能夠在通用硬體或雲基礎設施上靈活運行,實現虛擬化。

    Open RAN雖然為無線發展的方向指明了一條道路,但面臨的挑戰也是巨大的。例如,介面開放化增加設備複雜度和集成難度,各廠商對介面協定需要有更加專業的理解。硬體白盒化所用到通用晶片相較傳統基站採用的FPGA和ASIC等專用晶片而言,流量處理效率低,功耗高。同時還要面臨安全風險和運維成本的增加。

    一邊是傳統RAN的黑盒子設計,另一邊實現Open RAN所需面臨的巨大挑戰,在這一大背景下,EdgeQ誕生,授予設備運營商以及電信運營商接入5G的權利,實現實體層及以上的自由定制,並提供高性能、低功耗的可用解決方案。

    基於RISC-V的5G SoC,功耗小成本低

    EdgeQ的創新之處在於基於開放的RISC-V,獲得了RISC-V CPU參考設計的許可,並增加了新的硬體指令,以加速處理4G和5G通信及信號處理所需的計算量大的向量運算。

    EdgeQ首席執行官Vinay Ravuri表示,該公司的創新方案是將功耗從100w(基於Xeon的解決方案)降低到10w,幾乎所有工作都在EdgeQ SoC本身中完成,在蜂窩塔的DU中,這意味著可以將用於硬體學習加速、計時器同步、FEC加速、前端和中端傳輸以及L1處理的單獨硬體壓縮到單個EdgeQ SoC中,並將其TCO降低50% 。

     

    由於5G信號處理和通信所需的向量數學指令與機器學習任務所需的向量數學指令基本相同,因此EdgeQ CPU中多餘的處理能力可以分配給本地ML處理。根據Ravuri的說法,蜂窩通信是一個突發性的工作,CPU大部分時間都處於閒置狀態。RISC-V CPU的內核可以直接分區,有些可以分配給4G / 5G,有些可以分配給ML,或者可以在服務品質(QoS)管理的基礎上分配工作負載。

    值得一提的是,EdgeQ的設計有極高的靈活性,客戶能夠使用C和C ++等通用程式設計語言對晶片進行重新程式設計,以使用自己的自訂演算法。

    對此,RISC-V國際公司CEO Calista Redmond表示:“EdgeQ將RISC-V架構引入蜂窩空間的方式象徵著開放式標準教學架構開啟新市場和應用的創新可能性,EdgeQ和無線客戶是我們不斷發展的生態系統的受益者,他們正在提供一套豐富的RISC-V通信市場的工具。很高興EdgeQ加入RISC-V國際5G市場。”

正在檢視 1 篇文章 - 1 至 1 (共計 1 篇)
  • 抱歉,回覆主題必需先登入。