能量採集對新一代裝置來說至關重要,它讓智慧感測器可部署於較以往更廣泛的應用中。這些感測器有別於工業馬達和穿戴式感測器,能夠在應用中進行連續狀態監測,從而實現長期的實體健康測量。

雖然這些系統可以使用電池供電,而不需要將感測器連接到主電源,但電池在使用期間必須替換或充電。例如,一旦電池放進大型馬達或渦輪中,就難以進行更換。不過,這些應用的優勢是可以自行採集能量。

使用合適的振動質量和轉換器,就可以利用工業馬達的振動,從而為其監測系統產生能量。同樣的,對於穿戴式感測器來說,振動和熱能擷取可以為電容進行涓流充電,然後再將該電容用於為感測器供電(如下表)。

20160506 Ambig TA31P1 *能量採集方法的功率密度比較。(來源:The Journal of Technology Studies) *

雖然這些系統提供了擷取能量的機制,但它們很少能產生設計師使用電池供電系統時習慣的能量等級。因此,所設計的系統盡可能消耗最少的功率是很重要的。

為邏輯電路降低功耗的一個關鍵目標是工作電壓。對於CMOS電路來說,電壓和功耗之間存在平方的關係,這可從公式P=CV2f得知;其中C是電路的電容,f是開關頻率,V是施加的電壓。很明顯地,降低電壓具有降低功耗的最佳潛力。電晶體的近閾值和次閾值作業提供了一種獨特的方法,能夠讓微控制器(MCU)和其它邏輯電路的作業電壓降低到遠低於標準邏輯所要求的程度。

近閾值和次閾值作業的原理是元件被認定為可‘導通’的閾值電壓,通常無需視為邏輯電路和類比電路的要求目標。傳統的邏輯電晶體設計在飽和時可通過大電流,以便為每一閘極後的電容路徑充電。然而,無需將電晶體切換到完全飽和狀態,也可以為這些電路路徑充電,而且讓電流能更緩慢的流過。這樣做的結果是導致邏輯切換狀態的速度更慢,但在典型的感測器應用中,也不需要以最高的速度切換開關。

然而,隨著閾值電壓越來越低,電晶體漏電流將呈指數級增加(如圖1)。

20160506 Ambig TA31P2 隨著閾值電壓越來越低,電晶體漏電流將呈指數級增加。

當電壓進一步降低到深次閾值範圍時,通過漏電流所損失的能量比例佔最主要部份,因此在考慮性能時提出了第二項限制因素,即供電電壓究竟能降低多少(圖2)。

20160506 Ambig TA31P3 當電壓進一步降低至深次閾值範圍,通過漏電流所損失的能量比例佔最主要的部份

對於次閾值電路的設計師來說,當供電電壓接近於該閾值時的製程變異及其效應的問題至關重要。為次閾值電路打造高效設計的關鍵在於減少這些變異效應的機制,例如專為克服這種變異性設計的自適應電路。密西根大學(University of Michigan)和Ambiq Micro多年來的合作開發已經形成諸如此類的許多次閾值創新成果。整個設計流程也必須再設計,以便有效地發揮這種技術的優勢——從用於實現次閾值邏輯電路的標準單元庫,一直到測試nA和pA電流所需的測試策略。只有藉由這種層級的投資,才可能最大限度地發揮次閾值設計的節能效果。

雖然次閾值作業可以最大程度地發揮電壓與功耗之間平方關係的優勢,但並不會永遠都是最合適的電晶體作業機制。由於次閾值作業的性能影響,在近閾值或甚至是傳統超閾值機制中使用更高電壓可能對某種電路更有好處。舉例來說,存取記憶體區塊時就不一定能從超低電壓作業中受益。

在設計高功效的MCU時,重要的是為電壓、功耗與性能之間的折衷進行電路級分析。這項任務可在Ambiq Apollo MCU系列核心的次閾值功耗最佳化技術(SPOT)平台上廣泛展開。

雖然電路級設計選擇在最佳化能量採集物聯網(IoT)應用的功耗方面發揮重要作用,但系統級決策對整體能耗也有著重大的影響。一個重要的步驟是儘量減少不必要的活動,一般可以透過睡眠模式的智慧運用達到這個目的。此外,還可以透過充分利用處理器架構,最大限度地提高每個時脈週期完成的工作量來進一步增強性能。

MCU通常具有一個以上的低功耗睡眠模式,其範圍從本機記憶體和大多數週邊設備保持上電狀態但CPU核心本身處於閒置狀態的輕度睡眠,到大多數功能被關閉和斷電的深度睡眠模式。由於少之又少的週邊設備和核心功能保持在啟動狀態,所以節能效果明顯增加。不過仍有一些關鍵的設計折衷需要考慮。

一般情況下,IoT感測器節點需要持續監視周圍的環境,並在系統狀態改變時作出反應。最佳化低功耗嵌入式系統(特別是在使用能量採集的系統依賴於間歇性能源)的關鍵是找到可以對即時事件提供足夠回應的最低功耗睡眠模式。

在實際系統中,MCU的最低功耗睡眠模式通常是這樣的:即時時脈只管一些基本的裝置管理功能,然後週期性地喚醒系統進行檢查活動。舉例來說,系統每隔一秒醒過來檢查外部狀態是否改變,如果軟體需要處理輸入訊號就完全喚醒處理器核心。但這種基於輪詢的方法對於警醒狀態相對較少以及間隔不均勻的系統來說是非常浪費資源的。

讓系統使用較高功耗的睡眠狀態處理I/O,以及超過閾值時快速喚醒處理器核心,可確保對隨機中斷作出更快的回應,但這些模式可能洩漏能量池,使得處理器缺少足夠的能量進行回應。不過仍可以將深度睡眠模式的一些最佳因素組合起來,為關鍵輸入提供足夠快速的回應。

可以採用超低功耗的即時時脈設計來檢查外部事件,例如由硬體中斷引起的事件,或由比較器檢測到輸入電壓變化引起的事件。當檢測到外部事件時,系統可以迅速進入喚醒狀態,而不至於出現建置輪詢策略導致的功耗洩漏,從而最大限度地延長系統處於深度睡眠的時間。

在處理軟體時,確保每個時脈週期達到最大工作量也十分重要。許多IoT感測器應用要求使用訊號處理演算法檢測問題,並在問題轉交給用戶和/或雲端之前對資料進行預處理。這不僅導致必須使用32位元處理器架構而非8位元架構,因為32位元架構使用較少的週期處理運算,而且必須使用可完全支援定點和浮點訊號處理指令的架構。硬體支援浮點算數學運算可以確保使用較少的週期執行演算法,從而讓核心快速回到更節能的睡眠狀態,進一步降低總體系統級功耗。這種需求組合使得設計師選用諸如ARM Cortex-M4F等處理器,如同Ambiq Apollo所採用的。

歸功於從系統級到底層電路作業將電壓控制性能發揮至極致的能效進展,使得能量採集逐漸成為感測器導向的IoT設計之實用選擇。