外差接收機(heterodyne receiver)數十年來一直是標準的接收機方案選擇。近年來,由於類比數位轉換器(ADC)的採樣率迅速提高、嵌入式數位處理的採納以及匹配通道的整合,為接收機架構提供了幾年前被認為是不切實際的其他選擇。

本文比較三種常用接收機架構的優勢和挑戰:外差接收機、直接採樣接收機和直接變頻接收機。還將討論對於雜散、系統雜訊和動態範圍的更多考量。本文的目的並非褒揚某種方案而貶抑其他方案,而是試著說明這些方案的優點和缺點,並鼓勵設計者善用工程原則選擇最適合應用的架構。

架構比較

表1比較了外差、直接採樣和直接變頻三種架構。同時顯示了每種架構的基本拓撲和一些利弊。

外差方法業經檢驗,性能出色。實施原理是混頻到中頻(IF)。IF需選擇足夠高的頻率,才能讓實際濾波器在作業頻段中提供良好的鏡像抑制和本地(LO)隔離。當有超高動態範圍ADC可用時,增加一個混頻級來降低頻率也很常見。

此外,接收機增益分佈在不同的頻率上,這使得高增益接收機發生振盪的風險非常小。經由適當的頻率規劃,外差接收機可以實現非常好的雜散和雜訊性能。遺憾的是,這種架構是最複雜的。相對於可用頻寬,其需要的功耗和實體尺寸通常是最大的。

對於較大分數頻寬,其頻率規劃可能非常困難。在當前追求小尺寸、重量輕、低功耗(SWaP)而希望獲得寬頻寬的背景下,這些挑戰難度很大,導致設計人員盡可能考慮其他架構選項。

20170725_ADI_TA31T1 表1:接收機架構比較

直接採樣方法是業界長久以來追求的途徑,但其障礙在於難以用相當於直接RF採樣的速度來操作轉換器,以實現大輸入頻寬。在這種架構中,所有的接收機增益都位於工作波段頻率,如果需要較大接收機增益,必須非常小心佈線。如今,在L和S波段的較高奈奎斯特(Nyquist)頻段中,已有轉換器可用於直接採樣。業界正不斷取得進展,C波段採樣很快就能實際使用,接著也將會有X波段採樣出現。

直接變頻架構對資料轉換器頻寬的使用效率最高。資料轉換器在第一Nyquist頻段工作,此時性能最佳化,低通濾波更為簡單。兩個資料轉換器搭配作業,對I/Q訊號進行採樣,從而提高用戶頻寬,又不至於造成訊號交錯的問題。對於直接變頻架構,困擾多年的主要挑戰在於維持I/Q平衡,以實現可接受程度的鏡像抑制、LO洩漏和直流(DC)偏置。近年來,整個直接變頻訊號鏈的先進整合,加上數位校準,已克服了這些挑戰,直接變頻架構在許多系統中成為非常實用的方法。

頻率規劃觀點

圖1顯示三種架構的方塊圖和頻率規劃示例。圖1a為外差接收機示例,高側LO將作業頻段混頻到ADC的第二Nyquist區。訊號被進一步混疊到第一Nyquist區進行處理。圖1b為直接採樣接收機示例。作業頻段在第三Nyquist區進行採樣並混疊至第一Nyquist區,然後將NCO置於頻段中心,數位下變頻至基頻,再進行濾波和抽取,資料速率降低到與通道頻寬相稱的程度。圖1c為直接變頻接收機示例。雙通道ADC與正交解調器對接,通道1對I(同相)訊號進行採樣,通道2對Q(正交)訊號進行採樣。

許多現代ADC同時支援這三種架構。例如,AD9680是一款具備可編程數位下變頻功能的雙通道1.25GSPS ADC。這種雙通道ADC支援雙通道外差架構和直接採樣架構,或共同搭配作業支援直接變頻架構。

20170725_ADI_TA31P1 圖1:頻率規劃示例

採用分離式實施方案時,直接變頻架構的鏡像抑制挑戰可能相當難以克服。透過提高整合度並結合數位輔助處理,I/Q通道可以有效地匹配,從而大幅改善鏡像抑制。例如,美商亞德諾(ADI)最近發佈的AD9371,其接收機部份就是一個直接變頻接收機,如圖2所示,注意它與圖1c的相似性。

20170725_ADI_TA31P2 圖2:AD9371的接收機部份:單晶片直接變頻接收機

寄生雜訊

任何採用頻率轉換的設計都需要付出很大努力,盡可能使不需要的頻率折頻最小化。這是頻率規劃最微妙的地方,涉及到可用元件與實際濾波器設計的平衡。

20170725_ADI_TA31P3 圖3:ADC折疊頻率

圖3顯示ADC輸入頻率和前兩個諧波的折疊與輸入頻率(相對於Nyquist頻段)的關係。當通道頻寬遠小於Nyquist頻寬時,接收機設計人員的目標是選擇適當的作業點,從而將折疊的諧波置於通道頻寬之外。

接收機下變頻混頻器增加了複雜性。任何混頻器都會在元件內引起諧波。這些諧波全部混在一起,產生了其他頻率。圖4顯示了這種效應。

20170725_ADI_TA31P4 圖4:下變頻混頻器雜散

圖3和圖4僅顯示截至第三階的雜散。實際上還有其他更高階的雜散,設計人員需要處理由此而來的無雜散動態範圍問題。對於較窄的分數頻寬,細心的頻率規劃可以克服混頻器雜散問題。隨著頻寬增加,混頻器雜散問題成為重大障礙。由於ADC採樣頻率提高,有時候使用直接採樣架構來降低雜散會更切合實際。

接收機雜訊

接收機設計的很多工作都花費在最小化雜訊係數(NF)上。雜訊係數可衡量訊號雜訊比(SNR)衰減程度。

20170725_ADI_TA31E1

元件或子系統的雜訊係數影響是使輸出雜訊功率高於熱雜訊水準,即被雜訊係數放大。

20170725_ADI_TA31E2 雜訊功率輸出 = -174dBm/Hz + 增益(dB) + NF(dB)

級聯雜訊係數計算如下:

20170725_ADI_TA31E3

在ADC之前選擇接收機增益以及決定所需的ADC SNR,是接收機總雜訊係數與暫態動態範圍平衡的結果。圖5提出了必須考慮的參數。為了便於說明,接收機雜訊顯示為由ADC之前的抗混疊濾波器形成。ADC雜訊顯示為平坦的白色雜訊,目標訊號顯示為-1 dBFs的連續波(CW)訊號音。

20170725_ADI_TA31P5 圖5:接收機 + ADC雜訊

首先,常用單位是dBm或dBFs。根據轉換器滿量程電平和轉換器雜訊密度,可將ADC雜訊從dBFs換算為dBm。此外,雜訊功率與頻寬成比例,故而需要一個常用頻寬單位。某些設計人員使用通道頻寬,這裡我們統一使用1 Hz頻寬,雜訊功率為/Hz。

20170725_ADI_TA31E4 ADC雜訊(dBm/Hz) = ADC滿量程(dBm) + ADC雜訊密度(dBFS/Hz)

總雜訊計算如下: 總雜訊(dBm/Hz) = 20170725_ADI_TA31E5

這就導出了ADC靈敏度損耗概念。ADC靈敏度損耗衡量ADC引起的接收機雜訊性能退化情況。為了使衰減最小化,接收機雜訊必須遠高於ADC雜訊。其限制來自動態範圍,且較大的接收機增益會限制能接收而不至於使ADC飽和的最大訊號。

ADC靈敏度損耗(dB) = 總雜訊(dBm/Hz) – 接收機雜訊(dBm/Hz)

因此,接收機設計人員總是要面對動態範圍與雜訊係數平衡的挑戰。

結語

本文簡述外差、直接採樣和直接變頻接收機架構,重點討論每一種架構的優點和挑戰。同時還介紹了接收機設計的最新趨勢和考量。隨著全世界對於更高頻寬的渴望,加上GSPS資料轉換器的進展,預計有許多不同的接收機設計將在未來百花齊放。