AMD執行長蘇姿豐(Lisa Su)在日前於美國舊金山舉行的2017年度EEE國際電子元件會議(IEDM)上,呼籲產業界共同努力滿足對更高運算性能的需求,以持續改善終端使用者體驗並協助解決部份世界上最困難的問題。

蘇姿豐在IEDM發表專題演說時指出,維持創新步伐已經使得運算技術性能有大幅度提升,這不只需要半導體製程技術的不斷演進,也需要系統零組件更佳的整合,以及微架構效率、電源管理、記憶體整合以及軟體等各方面技術的改善。

她並指出:「運算性能的下一個階段進展,特別是對消費者來說,實際上是環繞著“身歷其境運算” (immersive computing),以及我們所有人生活週遭數不清的連網裝置。」

20171211_AMD_NT02P1

AMD執行長蘇姿豐於美國舊金山舉行的IEEE IEDM大會發表專題演說
(來源:EE Times)

蘇姿豐認為,透過合作將可推動產業界克服種種挑戰──包括日益增加的記憶體頻寬延遲、成本、功耗與晶片尺寸;她提倡採用多晶片架構,以及具備高性能、可擴展連結的高效率晶片對晶片互連技術。

而儘管仍有爭議,產業界有許多人認技術創新腳步已經落後於摩爾定律(Moore’s Law),也就是晶片上每平方英吋電晶體密度每18個月會成長一倍的理論;蘇姿豐指出,今日大概需要花2.4年才能達到每平方英吋電晶體密度成長一倍的目標,此外晶片尺寸隨著時間增加也成為經濟問題,記憶體頻寬效率因此下降,而且SoC功耗每年增加約7%。

在高性能運算領域,半導體產業持續提供一致性的CPU與GPU性能呈指數成長;蘇姿豐表示,CPU/GPU每瓦性能(performance-per-watt)效率大約每2.4年增加一倍。她估計此性能成長約有40%的貢獻是來自於半導體製程技術的演進:「在架構與系統方面持續努力對我們來說相當重要,而且老實說我們在這些方面還有很多進步的空間。」

20171211_AMD_NT02P2

CPU/GPU性能提升趨勢
(來源:AMD)

除了多晶片架構,蘇姿豐還特別提到了3D堆疊、記憶體整合與電源管理等技術已經成熟,可進一步提升運算性能以及效率。

蘇姿豐在發表專題演說的一開始就表示,她在1992年22歲時就曾於IEDM獲得最佳學生論文獎,在25年後能在同一個講台上發表專題演說備感榮幸。她在演說後接受EE Times採訪時則透露,她在三年前接任AMD執行長之後已經離開純研發崗位好一段時間,能在IEDM分享(歷任IBM、Freescale與AMD)其研發經驗令她十分開心。

「IEDM真的是非常重要的半導體元件技術會議,」蘇姿豐指出:「對博士班學生以及許多關鍵產業來說,這場會議吸引了眾多菁英,實際探討最新、最重要的技術趨勢。」

編譯:Judith Cheng

(參考原文: AMD's CEO Hails Era of 'Immersive Computing',by Dylan McGrath)