電腦模擬元件上板應力匹配正常,可靠度實測卻過不了,是元件與板材匹配問題?還是封裝錫球的耐受度不夠?元件重新跨製程,經過可靠度驗證,實驗結果卻顯示高阻值異常。失效點該如何找?

所謂的「晶圓級晶片尺寸封裝」(Wafer Level Chip Scale Packaging;WLCSP)是指直接將整片晶圓級封裝製程完成後,再進行切割,切完後封裝體的尺寸等於原來晶粒的大小,後續利用重分布層(RDL),可直接將I/O拉出陣列錫球與PCB做連接。

也因隨著輕薄短小的需求,WLCSP成為封裝形式的主流,在WLCSP的封裝體概念下衍生出‘Fan-in’、‘Fan-out’與‘Info’等晶圓級封裝體。然而,此類封裝形式,在可靠度驗證後,常見的失效模式,如錫球介面、吃錫不良,上板後應力匹配問題。

所以,當要確認WLCSP形式的元件,在可靠度驗證後的失效點時,就更需要留意分析工具的時機點是否會有應力產生,免得反而破壞掉「命案現場」(原有的失效點),導致更難確認失效真因。

20180102_iST_NT21P1

針對以下這個案例,宜特提出「定位」、「顯影」與「切片」三個步驟,說明失效分析工具該如何選擇?特別是什麼時機點,「命案現場」才能夠清除,快速讓失效點(Ddefect)無所遁形。輕易找到失效真因。

20180102_iST_NT21P2

步驟一 : 定位 針對可靠度實驗後產生高阻的WLCSP元件,利用Thermal EMMI故障點熱輻射傳導的相位差,定位到失效位置,是在Solder Ball 地方。

20180102_iST_NT21P3

步驟二:顯像 接著,為了不破壞「命案現場」,因此使用3D X-ray進行立體圖(左下圖)與斷面圖(右下圖)顯像,找到原來是錫球(Solder Ball)有損毀狀況。

20180102_iST_NT21P4

步驟三:切片 在已確認Defect相對位置時,此時即可移除「命案現場」,使用低應力Plasma FIB工具,將失效斷面切出並分析真因,找到原來是Solder Ball Crack狀況,導致元件高阻值異常而失效。