業界供應商和研究人員最近在將機器學習應用於棘手的晶片設計問題方面取得了重大的進展。從今年DesignCon大會上的一場專題討論就可看出,在電子設計自動化(EDA)方面使用人工智慧(AI)是目前十分熱門的主題,不僅在本屆大會上有多篇相關論文發表,專題討論時也吸引眾多與會者,現場座無虛席。

過去一年來,機器學習實現先進電子研究中心(CAEML)又增加了四家新的合作夥伴。這個由13家業界成員和3所大學共同組成的研究團隊,目前正持續擴大其工作的廣度和深度。

惠與科技(Hewlett-Packard Enterprise;HPE)傑出技術專家兼CAEML成員Christopher Cheng說:「去年,我們主要關注於訊號完整性和電源完整性,而在今年,我們將產品組合劃分為系統分析、晶片佈局和可信任的平台設計,讓研究的多樣性取得了最大的進展。」

北卡羅來納州立大學(NC State University)傑出教授Paul Franzon表示:「貝葉斯(Bayesian)最佳化和卷積神經網路(CNN)在可製造性設計(DFM)方面也顯著提升了功能,我們開始考慮在設計過程中使用同步學習。」北卡羅來納州立大學就是CAEML的三所合作院校之一。

另一所與CAMEL合作的學校——喬治亞理工學院(Georgia Institute of Technology)教授Madhavan Swaminathan說:「我們面臨的挑戰之一是取得公司的數據。因為他們的大部份數據都是專有的,因此我們經提出了幾種處理機制。這些過程目前都運作得不錯,但仍然比我們預期的更長得多。」

CAEML在成立之初就獲得了亞德諾半導體(ADI)、益華電腦(Cadence)、思科(Cisco)、IBM、輝達(Nvidia)、高通(Qualcomm)、三星(Samsung)和賽靈思(Xilinx)等九家廠商的支持,一開始感興趣領域包括高速互連、電力傳輸、系統級靜電放電、IP核心重用,以及設計規則檢查。

20180201_EDA_NT01P1 從Cadence描繪的發展藍圖來看,EDA產業目前開始進入AI應用的第二階段(來源:Cadence)

Cadence Design Systems等EDA供應商早在1990年代初就開始研究機器學習。Cadence研發部資深總監David White表示,這項技術於2013年首次導入於其產品中,採用Virtuoso的一個版本,並利用分析和資料探勘為寄生參數擷取創建機器學習模型。

截至目前為止,Cadence已經為其工具提供超過110萬種機器學習模型了,用於加速長時間的計算。下一個階段的產品開發就是佈局與繞線工具,使其得以向人類設計師學習,並推薦可加速運轉時間的最佳化方案。White解釋,這些解決方案可能結合使用本地和基於雲端的處理,以利用平行系統和大型資料集。

機器學習技術與應用最新進展

Synopsys研發總監Sashi Obilisetty表示,在先進製程節點上,採用現有演算法的全域繞線(global routing)工具已經達到極限了,因此他們開始降低晶片數據速率,以實現時序收斂。

她補充說,台積電(TSMC)去年使用機器學習預測全域繞線,使得速度提高了40MHz; Nvidia則用機器學習來提供晶片設計的全面覆蓋,同時減少模擬。

參加這場專題討論的專家們說,他們看到了業界存在著使用各種機器學習技術實現自動化特定決策和最佳化整體設計流程的許多機會。

具體而言,研究人員正探索以更快速度的AI模型取代當今模擬器的機會。喬治亞理工學院的Swaminathan說,相對較慢的模擬器可能導致計時錯誤、類比電路失調,以及導致晶片重新流片(respin)的建模不足等問題。此外,機器學習可以取代IBIS在高速互連中進行行為建模。

除了由亞馬遜(Amazon)、Google和Facebook圖片搜索和語音辨識服務推廣的神經網路模型以外,晶片研究人員也使用了資料探勘、統計學習和其他工具。

北卡羅來納州立大學的Franzon則報告使用代理模型,在4次迭代中實現最終實體設計最佳化,相形之下,工程師還必須進行到20次。類似的技術被用於校準類比電路,並為多通道互連設置收發器。

20180201_EDA_NT01P2 研究人員展示代理模型在4次迭代中的表現,可望取代人類設計師(20次)(來源:NC State University)

AI可以在EDA工具(有時是指旋鈕)中設置幾十種選項,協助加速自動化過程。Franzon說:「這些工具設置了一些有時候定義不清的旋鈕,經常與預期結果之間的關係模糊。」

HPE目前則結合使用神經網路和超平面分類器,依據固態硬碟(SSD)的電壓、溫度和電流等數據現場預測故障情形。

Cheng說:「訓練所需的數據量龐大。到目前為止,分類器都是靜態的,但是我們希望增加使用遞歸神經網路(RNN)的時間維度,以取代僅用好/壞標籤,那麼我們將會有故障時間(time-to-failure)的標籤。未來,我們還希望將這項工作擴展到更多的參數以及一般的系統故障。」

編譯:Susan Hong

(參考原文:AI Expands Role in Design,by Rick Merritt)