益華電腦(Cadence Design Systems)推出Cadence Virtuoso客製IC設計平台的技術提升與擴展,用以改善電子系統及IC設計產能。其範圍幾乎涵蓋所有Virtuoso產品,提供完善的環境和生態系統,協助系統工程師研發、設計實現並分析複雜晶片、封裝、電路板及系統。

2018年Virtuoso平台最重要的強化在於提升系統設計平台。強化後的Virtuoso系統設計平台可供系統工程師無縫編輯並分析複雜度高的異質系統,並讓封裝、光電、類比IC和RF IC工程師在單一平台上作業,充分利用Virtuoso平台的完整設計應用。

新版系統設計環境的重點技術是能夠跨多重流程設計套件及技術,同時進行編輯。此一平台亦提供與Cadence SIP Layout及Sigrity分析技術組合的無縫互用,構成全面性的晶圓至電路板設計工具。

先進節點設計與佈局

Cadence全新的Virtuoso平採用創新先進節點方法,可加速從22nm至5nm流程技術中的設計。Cadence透過與晶圓廠、生態系統合作夥伴及顧客的合作,成功開發出以創新方法自動管理流程複雜性的先進技術,幫助工程師專注於其設計目的。在電路設計與分析中,特別針對FinFET設計的先進統計演算法能夠及早發現電路差異,利用先進統計演算法將設計變異分析時間縮短約20%。

在佈局設計中,獨特的多網格系統能夠統整最新7nm及5nm流程的複雜設計規則,同時幫助工程師增加對於佈局與規劃技術的利用,從而大幅提升佈局設計產能。利用這些針對先進方法改進的技術能夠在7nm的製造設計上節省多達三倍的佈局工作量。

先進設計方法與自動化

Cadence研發多項提升類比設計和分析的技術。藉由強化整合Cadence Spectre電路模擬器,提高模擬生產量並利用先進分析減少設計重複,Virtuoso類比設計環境(ADE)的模擬生產量提升高達三倍。Virtuoso ADE Verifier 也加入獨特功能,集中跨領域電性規格,將符合標準(例如ISO 26262)的難度降低約30%。

透過獨特的設計中技術,Virtuoso佈局環境從電性感知佈局演進至首創電性和模擬驅動佈局的過程中能夠確保電路完整性及效能。這種新穎的模擬驅動佈局有效解決關鍵電路和先進節點設計上的許多電遷移(EM)和寄生問題。為提高佈局自動化,新的環境中以突破性技術處理階層式平面規劃,並採用全新的放置和布線自動化技術的規劃能力提高佈局設計產能和生產量,並縮短佈局周轉時間。

有鑑於當今晶片的複雜度日益增加,最大的挑戰之一就是設計團隊的佈局任務分工。增強版的Virtuoso平台擁有創新的同步即時團隊設計編輯能力,可供團隊分配佈局任務及性能條件假設探究,對於設計規則檢查(DRC)修正、晶片完成和人工佈線方面特別有幫助。

Cadence預計,具備電性驅動佈線和走線編輯、即時設計編輯和增強設計規劃技術的創新佈局環境,可將產能改善多達50%。