益華電腦(Cadence Design Systems)宣佈持續與台積電合作,推動行動及高效運算(HPC)平台的5nm和7nm+ FinFET設計創新。Cadence數位、簽核與客製/類比工具已於台積電5nm及7nm+製程獲得最新設計規則手冊(DRM)及SPICE認證。對應製程設計套件(PDK)現已開放下載。

5nm及7nm+數位與簽核工具認證

Cadence提供從設計實現到最終簽核的完整數位設計流程,通過台積電5nm及7nm+製程認證。Cadence的7nm+製程全流程包括Innovus設計實現系統、Quantus萃取解決方案、Tempus時序簽核解決方案、Voltus IC電源完整性解決方案、Voltus-Fi客製電源完整性解決方案、實體驗證系統(PVS)及佈局依賴效應(LDE)電力分析。針對5nm製程認證的工具包括Innovus設計實現系統、Quantus萃取解決方案、Tempus時序簽核解決方案、Voltus IC電源完整性解決方案、Voltus-Fi客製電源完整性解決方案、PVS中的電路佈局驗證(LVS)功能和LDE電氣分析器。

7nm製程數位與簽核功能也備有5nm及7nm+製程。其中有些功能包括設計流程中的金屬切割處理、通路銅柱支撐、時脈網格以及匯流排繞線。這些能力使得客戶能夠成功設計出具有更佳功率、性能與面積(PPA)指標的行動和HPC系統,同時減少迭代,並達成成本與性能目標。

此外,Cadence並針對主要層體EUV支援及特別是支援5nm和7nm+製程的相關新設計規則,提供了功能強化。7nm+製程的其他新增強化包括元件接腳支援、自熱效應(SHE)以及散熱支援。

5nm與7nm+客製/類比工具認證

經過認證的客製/類比工具包括Spectre加速平行模擬器(APS)、Spectre eXtensive分割模擬器(XPS)、Spectre RF和Spectre電路模擬,以及由Virtuoso Schematic編輯器、Virtuoso佈局套裝和Virtuoso類比設計環境所構成的Virtuoso產品套裝。

運用Virtuoso先進節點平台的最新功能和設計方法,客戶得以較傳統的非結構式設計方法更加提升客製實體設計產能,並且在Virtuoso和Spectre工具的先進能力加持下,不致增加耗費精力與週期時間。

Cadence針對台積電5nm及7nm+製程技術提供多種客製/類比強化功能。例如,Cadence所推出的加速客製布局及路由方法能夠幫助客戶改善產能並達成其功率、多重曝光、密度和電遷移要求。此外,Cadence推出5nm製程專屬的通用多網格鎖點、不對稱上色支援以及功率/地軌電壓依存規則支援。

5nm與7nm+元件庫特徵化工具流程

Virtuoso Liberate特徵化解決方案與Virtuoso Variety統計特徵化解決方案通過驗證能夠提供包括先進時序、雜訊和功率模型的精確Liberty元件庫。這些解決方案利用創新方法特徵化Liberty變動格式(LVF)模型,實現低電壓應用的精確製程變動簽核,並可建立用於訊號EM優化與簽核的EM模型。