雲端運算和人工智慧(AI)將是解決全球重大挑戰的關鍵,像是加速科學發現、醫學研究、能源、醫療保健和其他產業創新步伐。資料科學家現在有能力利用AI和高性能運算(HPC)來分析大量資料,比以往更快瞭解資料並解決問題。隨著對於HPC需求的增加,資料中心日益針對高性能運算工作負載進行最佳化。這反過來又刺激了對於低延遲、高傳輸量資料處理和網路連線性進行最佳化的專用運算、網路和儲存硬體需求。而此種市場趨勢同樣增加了對於高性能時脈解決方案的需求,以最佳化HPC工作負載加速器的運作。

伺服器加速

硬體加速器用於加速資料中心應用的HPC工作負載。雖然繪圖處理器(GPU)歷來被用於此目的,但現場可編程閘陣列(FPGA)正日益成為另一種可行的選擇。兩種解決方案都能將平行處理、快速I/O和高速記憶體介面結合起來,以擴展處理性能,使伺服器能夠高效地執行神經網路,為搜尋引擎、語音辨識、自然語言翻譯和影像處理提供動力。GPU和FPGA正向更高速度的25Gbps I/O介面轉變,以便更輕鬆地擴展多個IC之間的協同處理。

如圖1所示,這些高速I/O介面需要低抖動時脈參考,以盡可能地降低誤碼率並提高整體系統性能。低抖動晶體振盪器(XO)和時脈產生器非常適合GPU/FPGA I/O時脈。例如,芯科科技(Silicon Labs)的Si510 XO和Si5332時脈產生器等高性能時脈元件非常適合此應用,因為它們結合了低抖動參考時脈、小尺寸和內建電源雜訊抑制功能,盡可能地降低了交換式電源供應對高速I/O性能的電源雜訊影響。

20180716_Silabs_TA31P1 圖1:FPGA/GPU加速卡的參考時脈

網路介面卡

網路介面卡(NIC)用於連接資料中心網路內的伺服器和儲存資源。隨著對頻寬需求的增加,資料中心正從使用傳統10GbE/40GbE光纖網路,轉向使用更高速度的25GbE/50GbE/100GbE網路。這些網卡不僅需要協調大量資料的傳輸,還可以使用網卡將特定工作負載和應用程式從軟體卸載到硬體中,協助資料中心更高效率地運行。網卡將數據從PCIe傳輸到乙太網路(Ethernet),並為網路提供高速介面。諸如Silicon Labs的Si53204 PCIe緩衝器等時脈元件可用於PCIe時脈分配,Si510 XO則可用於為乙太網路MAC/PHY提供低抖動參考時脈。

20180716_Silabs_TA31P2 圖2:網路介面卡的參考時脈

儲存

在儲存應用中,業界正迅速從使用基於低速SATA(6Gbps)和SAS(12Gbps) CPU/記憶體互連解決方案的硬碟驅動器,轉向使用基於NVMExpress介面規範的固態儲存裝置。NVM Express (NVMe)的一個主要優點是可以縮短延遲時間並提高記憶體存取速度,使其成為快閃記憶體資料傳輸的理想解決方案。NVMe的另一個好處是它使用流行的PCI Express (PCIe)序列介面將固態硬碟(SSD)與伺服器/CPU互連,後者已經支援用於高速串列資料傳輸的嵌入式PCIe介面。

如圖3所示,SSD控制器需要一個高性能PCIe時脈產生器來提供參考時脈。該時脈必須支援展頻時脈產生,以減少EMI並確保符合輻射標準。此外,選擇符合最新批准的PCIe Gen 4標準因應未來的時脈來源,並保持與PCIe Gen 1/2/3相容則至關重要。Si52204緩衝器是展頻時脈產生器的一個例子,其符合PCIe Gen 1/2/3/4規範,並具有顯著的餘量。

20180716_Silabs_TA31P3 圖3:PCIe/NVMe SSD的時脈

更快的上市時間

資料中心硬體通常每兩到三年更新一次。HPC加速器和基於NVMe的SSD主要優勢在於能夠快速部署,以幫助資料中心營運業者因應市場需求轉變,以及更快地推出新應用和Web服務。另一個好處是可擴展性。附加卡使用PCIe連接器插入標準伺服器主機板,可立即為現有伺服器提供擴展功能。附加卡的設計階段可以短至六個月,使資料中心操作人員能夠快速添加新功能並部署新的Web服務,而無需在資料中心機架內更換設備。

上市時間也是時脈元件搭配HPC加速器和基於NVMe的SSD共同使用之關鍵考慮因素。硬體設計人員應該考慮可編程時脈解決方案,這些解決方案可以單獨客製和最佳化,以滿足其特定的性能、功耗和空間要求。

高性能運算加速器的未來

過去幾年來,客製硬體解決方案的重要性不斷增加,以解決HPC和工作負載處理問題。隨著新型GPU、FPGA和ASIC產品上市,這種趨勢預計還會加速,促使這一類產品進一步支援更低的延遲、更高的I/O速度、更高容量的記憶體介面,以及在CPU、記憶體和加速器卡之間的更快速資料傳輸。

最近,PCI-SIG工作小組批准了PCIe Gen 4標準,該標準支援16Gbps速率的CPU記憶體I/O加速器互連。符合第四代(Gen 4)標準的解決方案目前則正在開發中,預計將於2019年開始大規模部署。此外,PCI-SIG也剛啟動PCIe Gen 5的工作進展,將支援32Gbps速率的CPU記憶體I/O加速器互連。

目前已定義了三項競爭標準來為PCIe提供備選解決方案,這些新的匯流排/互連標準之一是CCIX(用於加速器的快取一致互連架構)。CCIX利用PCIe實體層,但將資料速率擴展到25Gbps。它還指定處理器和加速器之間的快取一致性。另一項競爭標準是「開放協調加速處理器介面」(OpenCAPI)。該擴展匯流排標準基於IBM Power9 BlueLink 25Gbps I/O進行互連,並支援Nvidia NVLink 2.0協議,以實現處理器之間的一致性記憶體共用。第三個標準是Gen-Z,這是一種記憶體結構,使任何裝置都能夠與其他裝置進行通訊,就好像它在與自己的本地記憶體進行通訊一樣,從而使應用能夠直接存取任何類型的DRAM和NVM。

雖然很難預測哪些標準將在未來的CPU-記憶體-I/O互連中佔上風,但有一個趨勢是明確的。未來的加速器互連技術將越來越依賴於高性能時脈解決方案來最佳化高速I/O性能。未來的時脈解決方案必須具有出色的抖動性能,以盡可能地降低系統級誤碼率。相容於標準以及與FPGA/GPU供應商經驗證的互通性也將會變得至關重要,從而簡化多種標準和裝置之間的互通性。由於不斷增加的空間和功耗限制,未來的時脈解決方案也必須高度整合,才能以單一元件提供所有的電路板級(board-level)時脈。