元件充電模式(CDM)的靜電放電(ESD)被視為象徵ESD充電和快速放電的首要實際ESD模型,能夠恰如其份地表現當今自動化處理設備用於製造和裝配IC時所發生的情況。眾所週知,在製造環境中的元件處理過程中,對於IC造成ESD損害的最主要原因來自於元件充電事件。

元件充電模式發展藍圖

隨著對於IC中更高速IO的需求不斷增加,以及在單個封裝整合更多功能的需要,推動封裝尺寸日益加大,從而使得維持在JEP157中討論的CDM目標等級(target level)成為一項挑戰。值得注意的是,雖然技術微縮對於目標等級可能沒有直接影響(至少低至14nm),但這些先進技術改進了電晶體的性能,進而也能支援更高的IO性能(傳輸速率)。因此,對於IO設計人員而言,實現當前的目標等級同樣變得很困難。由於不同測試儀的充電電阻不一致,根據ESD協會(ESDA)發佈的2020年發展藍圖建議,CDM目標等級將需要再次降低,如圖1所示。

20180822_CDMTest_TA31P1 圖1:2010年及其後的元件充電模式(CDM)靈敏度限值預測(來源:2016 EOS/ESD Association)

快速瀏覽圖1並不會發現CDM目標等級存在明顯變化,但進一步查閱ESDA提供的資料(如圖2所示)可知,CDM ESD目標級的分佈預計將會出現重大變化。

20180822_CDMTest_TA31P2 圖2:元件充電模型靈敏度分佈組別前瞻預測(來源:2016 EOS/ESD Association)

為何討論這一變化很重要?它指出了採用一致方法為整個電子產業測試CDM的必要,並應排除多種測試標準所導致的一些不一致性。現在,確保製造業對於ESDA所討論的CDM發展藍圖做好適當準備,比起以往任何時候都更重要。做好這些準備的關鍵之一在於確保製造業從各半導體製造商取得有關元件CDM穩健性等級的資料是一致的。如今,業界亟需一項協調一致的CDM標準,再加上技術持續不斷的進步,可望進一步推動更高的IO性能進展。這種對於更高IO性能的需要(以及降低接腳電容的需要),迫使IC設計人員必須專注於降低目標等級,進而使其需要更精密的測量。

新的CDM測試標準

在最新的ANSI/ESDA/JEDEC JS-002之前有四種既有標準:傳統的JEDEC (JESD22-C101)、ESDA S5.3.1、AEC Q100-011和EIAJ ED-4701/300-2標準。ANSI/ESDA/JEDEC JS-002 (充電元件模型、元件等級)象徵著將這四種現有標準統一為單一標準的首次重大努力。雖然這些標準分別帶來了有價值的資訊,但多種標準的存在對於產業並非好事。不同的方法經常產生不同的通過等級,多種標準的存在讓製造商必須支援不同的測試方法,但並無益於有意義的資訊增加。因此,以下兩點非常重要:IC充電元件抑制能力的單一測量水準是廣為人知的,可確保正確實施CDM ESD設計策略;IC的充電元件抑制能力與它將接觸到的製造環境中之ESD控制水準一致。

為了解決這個問題,2009年成立的ESDA和JEDEC CDM聯合工作小組(JWG)開發了JS-002。此外,JWG希望根據導入現場感應CDM (FICDM)以來所獲得的經驗教訓,針對FICDM方法進行技術改善。最後,JWG希望儘量減少對電子產業的衝擊。為了減少產業衝擊,工作小組決定,新的連接標準不應要求購買全新的FICDM測試儀,而且通過/失敗(pass/fail)等級應該盡可能與JEDEC CDM標準一致。由於JEDEC標準是使用最廣泛的CDM標準,因此,JS-002與當前製造業對於CDM的理解保持一致。

雖然JEDEC和ESDA的測試方法非常相似,但兩種標準之間有一些不同之處需要化解。JS-002還試圖解決一些技術問題,其中一些最重要的問題如下所列。

標準之間的差異

  • 場板電介質厚度
  • 用於驗證系統的驗證模組
  • 示波器頻寬要求
  • 波形驗證參數 標準的技術問題
  • 測量頻寬要求對CDM而言太慢
  • 人為致使JEDEC標準中的脈衝寬度較寬
  • 波形與設備幾何要求迫使強制電壓調節

為了達成目標並實現一致性,必須進行如下的硬體和測量選擇。在為期五年的檔案創建過程中,工作小組進行了大量的測量作業才作出這些決定。

硬體選擇

  • 使用JEDEC電介質厚度
  • 使用JEDEC coin進行波形驗證
  • 禁止在放電路徑使用鐵氧體 測量選擇
  • 系統驗證/驗收需要最低6GHz頻寬的示波器
  • 例行系統驗證允許使用1GHz示波器 儘量減少資料破壞並討論隱藏電壓調整
  • 讓目標峰值電流與現有JEDEC標準一致
  • 指定與JEDEC壓力級匹配的測試條件;對於JS-002測試結果,指的是測試條件(TC);對於JEDEC和AEC,指的是伏特(V)
  • 對於JS-002,調整場板電壓以提供與傳統JEDEC峰值電流要求對應的正確峰值電流 確保較大封裝的完全充電
  • 為確保較大的封裝完全充電,導入了一個新的程序

以下部份將說明這些進展。

JS-002硬體選擇

JS-002 CDM硬體平台代表著ESDA S5.3.1探針配件或測試頭放電探針結合JEDEC JESD22-C101驗證模組和場板電介質。圖3所示為硬體的比較。ESDA探針配件的放電路徑中並未加入特定鐵氧體。FICDM測試儀製造商認為,鐵氧體是必要的,增加鐵氧體可提高500ps的半峰全寬(FWHH)額定最小值,並將Ip2(第二波形峰值)降至第一波形峰值Ip1的50%以下,從而滿足傳統的JEDEC要求。JS-002去掉了此鐵氧體,從而消除在放電時的這項限制因素,使得放電波形更準確,高頻寬示波器在Ip1時看到的振鈴現象不再存在。

20180822_CDMTest_TA31P3 圖3:JEDEC和JS-002平台硬體原理圖

圖4顯示了ESDA和JEDEC CDM標準驗證模組的區別。ESDA標準提供兩個電介質厚度選項,並結合其驗證模組(第二個選項是模組和場板之間存在一層最多130μm的額外塑料薄膜,用於測試帶金屬封裝蓋的元件)。JEDEC驗證模組/FR4電介質代表單個小/大驗證模組和電介質選項,獲得更多JEDEC標準用戶的支援。

20180822_CDMTest_TA31P4 圖4:ESDA和JEDEC驗證模組的比較;JS-002使用JEDEC模組

JS-002測量選擇

在JS-002標準發展的資料收集階段,CDM JWG發現需要更高頻寬的示波器,才能精確測量CDM波形。1GHz頻寬示波器未能捕捉到真正的第一峰值。圖5和圖6說明了這一點。

20180822_CDMTest_TA31P5 圖5:大型JEDEC驗證模組在500V JEDEC時與JS-002 TC500在1GHz時的CDM波形比較

20180822_CDMTest_TA31P6 圖6:大型JEDEC驗證模組在500V JEDEC時與JS-002 TC500在6GHz時的CDM波形比較

例行的波形檢查,例如每日或每週的檢查,仍可利用1GHz頻寬示波器進行。然而,對於不同實驗室測試站點的分析顯示,高頻寬示波器能提供更好的站點間相關性。例行檢查和季度檢查推薦使用高頻寬示波器。年度驗證或更換/修理測試儀硬體之後的驗證需要高頻寬示波器。

測試儀的CDM電壓設置

CDM JWG同時發現,為了獲得符合先前ESDA和JEDEC標準的標準測試波形,不同測試儀平台的實際板電壓設置需要具有相當大的差異(例如,特定電壓設置為100V或更大)。這在任何標準中都未加說明。唯有JS-002確定了將第一峰值電流(以及測試條件所代表的電壓)調整到JEDEC峰值電流級所需的偏移或因數。JS-002附錄G對此有詳細說明。表1顯示一個包含此特性的驗證資料實例。

20180822_CDMTest_TA31P8 表1:JS-002波形資料記錄表示例,顯示了形成TC(測試條件)電壓的因素

在設定測試條件下確保超大元件完全充電

在JS-002發展的資料收集階段還發現了一個與測試儀相關的問題:在放電之前,某些測試系統未將大驗證模組或元件完全充電到設定電壓。不同測試系統的場板充電電阻(位於充電電源和場板之間的串聯電阻)不一致,影響到場板電壓完全充電所需的延遲時間。結果,不同測試儀的第一波形峰值放電電流可能不同,影響CDM的通過/失敗分類,尤其是較大元件。

因此,工作小組撰寫了詳實的附錄H——「確定適當的充電延遲時間以確保大模組或元件完全充電」(Determining the Appropriate Charge Delay for Full Charging of a Large Module or Device),描述了用於確定元件完全充電所需延遲時間的程序。當出現峰值電流飽和點(Ip基本保持穩定,設置更長的延遲時間也不會使它改變)時,說明達到了適當的充電延遲時間,如圖7所示。確定此延遲時間,確保超大元件能在放電之前完全充電到設定的測試條件。

20180822_CDMTest_TA31P7 圖7:峰值電流與充電時間延遲關係圖示例,顯示飽和點/充電時間延遲

電子產業逐步採用JS-002

對於採用ESDA S5.3.1 CDM標準的公司,JS-002標準可取代並淘汰S5.3.1。對於先前使用JESD22-C101的公司,JEDEC可靠性測試規範檔案JESD47(規定JEDEC電子元件的所有可靠性測試方法)最近進行了更新,要求用JS-002代替JESD22-C101(2016年底)。JEDEC會員公司如今已經開始轉換到JS-002的過渡時期。許多公司已經利用JS-002標準對所有的新產品進行測試,包括美商亞德諾(ADI)和英特爾(Intel)。

國際電子電機委員會(IEC)最近批准並更新其CDM測試標準IS 60749-28。此標準已全盤納入JS-002作為其指定測試標準。

汽車電子協會(AEC)旗下的CDM小組委員會正在更新Q100-011(IC)和Q101-005(被動元件)車用元件CDM標準檔案,以納入JS-002標準,並結合AEC規定的測試使用條件。這些工作如期在2017年底完成並獲批准。

結語

觀察ESDA提供的CDM ESD發展藍圖,可知在更高IO性能的驅動下,CDM目標等級將會繼續降低。製造業比起以往更加意識到元件級CDM ESD耐受電壓的重要性,而來自不同CDM ESD標準的不一致產品CDM結果是無法傳達這一訊息的。ANSI/ESDA/JEDEC JS-002有機會成為第一個真正適用於全產業的CDM測試標準。消除CDM測試頭放電路徑中的電感,可顯著改善放電波形的品質。導入高頻寬示波器用於驗證,提高到五個測試條件波形的驗證級,以及確保適當的充電延遲時間——所有這些措施均顯著降低了不同實驗室的測試結果差異,提高了不同站點之間的可重複性。這對於確保為製造業提供一致的資料至關重要。電子產業採納JS-002標準之後,將更有能力因應未來的ESD控制挑戰。