格芯(GLOBALFOUNDRIES)官方在今天凌晨宣佈重大轉型計劃:為支持公司策略調整,格芯將暫緩7奈米(nm) FinFET計劃,並調整相應研發團隊以支援強化的產品組合方案。在裁減相關人員的同時,一大部份頂尖技術人員將被部署到14/12nm FinFET衍生產品和其他差異化產品的工作上。

這一消息來的太突然,格芯官網上7nm FinFET的介紹都還沒來得及撤下。2017年6月14日發佈的一篇題為「格芯交付性能領先的7nm FinFET技術在即」的新聞稿也赫然在列。

在那篇新聞稿中,格芯這樣寫道:

格芯今日宣佈推出其具有7nm領先性能的(7LP) FinFET半導體技術,其40%的跨越式性能提升將滿足諸如高端移動處理器、雲伺服器和網路基礎設施等應用的需求。設計套件現已就緒,基於7LP技術的第一批客戶產品預計於2018年上半年推出,並將於2018年下半年實現量產。

2016年9月,格芯曾宣佈將充分利用其在高性能晶片製造中無可比擬的技術積澱,來研發自己7nm FinFET技術的計畫。由於電晶體和製程水準的進一步改進,7LP技術的表現遠優於最初的性能目標。與先前基於14nm FinFET技術的產品相比,預計面積將縮小一半,同時處理性能提升超過40%。目前,在格芯位於紐約薩拉托加縣的全球領先的Fab 8晶圓廠內,該技術已經做好了為客戶設計提供服務的準備。

然而……

7nm,想說愛你不容易

擱置7nm FinFET計劃,這被業界視作是今年初Tom Caulfield接任執行長後,格芯在策略轉型上迄今為止邁出的最重要也是最為大膽的一步。

20180516_GF_NT01P1

GlobalFoundries新任執行長Tom Caulfield
(來源:GlobalFoundries)

格芯方面的說法是,公司正在重塑其技術組合,重點關注為高成長市場中的客戶提供真正的差異化產品。為此,格芯一是將相應最佳化開發資源,讓14/12nm FinFET平台為這些客戶所用,提供包括射頻(RF)、嵌入式記憶體和低功耗等一系列創新IP及功能;二是繼續側重於FDX平台、領先的RF產品(包括RF SOI和高性能鍺矽)和類比/混合訊號,以滿足越來越多低功耗、即時連接、車載設計需求的其他技術。

2017年2月10日,格芯宣佈在中國成都高新西區建立12英吋代工廠,在半導體業界造成了巨大的影響:計劃一期為成熟的130nm和180nm製程,二期則為其22 FDX FD-SOI製程,建成後年產能將達到100萬片。

一方面,此舉完成了全球Top 3代工廠在中國的佈局;另一方面,更受關注的是FD-SOI製程經過幾年的醞釀,終於落戶中國。

格芯中國區總經理白農評論道,「對我們中國的客戶及生產合作夥伴而言這是一個積極的變化,因為我們強化了聚焦差異化的技術比如FDX (FD-SOI)及其他。這些差異化技術在中國市場的需求不斷增加,對格芯而言一直相當重要。我們對FD/SOI以及與成都政府合作的承諾從未改變。」

Caulfield「基本上,這類節點正轉型成為多個應用程式提供服務的設計平台,延長各個技術節點的壽命,這個產業現象起因於無晶圓廠客戶越來越少符合摩爾定律外部的限制。我們正轉移資源的分配及焦點,於整體技術組合之中,加強投資在成長市場中客戶最重要的部份,打造差異化技術。」

如果這段表述聽起來「過於官方」的話,那麼,Gartner研發副總裁Samuel Wang的解讀則更為簡單明瞭。

他分析認為,雖然最先進技術往往會佔據大多數的熱搜頭條位置,但鮮少有客戶能夠承擔為實現7nm及更高精度所需的成本和代價。相比之下,14nm及以上技術將在未來許多年繼續成為晶片代工業務的重要需求及驅動因素。格芯的這一做法,真正減輕了前端技術領域過重的投資負擔,讓格芯得以在RF、物聯網(IoT)、5G、工業和汽車等快速成長的市場中鎖定目標加強投資,針對其中大部份的晶片設計人員打造真正重要的技術。

此外,為了更好地施展格芯在ASIC設計和IP方面的強大背景和重大投資,格芯還宣佈了另一項重大舉措:即建立獨立於晶圓代工業務外的ASIC業務全資子公司。該獨立ASIC實體將為客戶提供7nm及以下的晶圓代工替代選項,讓ASIC業務部與更廣泛的客戶展開合作,特別是日益增多的系統公司,他們需要ASIC服務同時生產規模需求無法僅由格芯提供。

獨立出來的ASIC設計服務公司,將不可避免的與市場上現有的其他設計服務公司展開競爭。但它同時也擺脫了限制,可以不再區分FinFET和FD-SOI製程,不再糾結到底是選台積電(TSMC)還是中芯國際(SMIC),一切以客戶需要為根本出發點。

ASIC設計服務,越來越刺激了!

不玩7nm的,不止格芯

就在一週前,聯電(UMC)據傳也宣佈「不再投資12 nm以下的先進製程!」

這項消息在全球半導體產業引起軒然大波,外資分析師看法兩極,摩根士丹利分析師詹家鴻在七月報告中認為,聯電是「把錢花在正確的地方」,上調聯電的投資評等;UBS(瑞銀集團)也給予買進評等;花旗證券則持續質疑聯電在28nm 的競爭力,給予賣出評等。

「聯電的客戶群縮小,但先進製程每個世代,產能的投資成本愈來愈高。」聯電共同總經理王石此前在接受財經媒體採訪時分析認為,如果把聯電和台積電比喻成戰艦。在先進製程的戰爭中,聯電這條戰艦愈來愈小,台積電愈來愈大。過去18年,每當台積電這條大船換上口徑更大的大炮,聯電也努力要做同樣的事,期待靠技術領先,擴大規模;但18年過去了,這件事卻一直沒有發生。

追趕策略讓聯電長期處於劣勢。「一旦客戶群變小,技術和資源就變少,你持續投入,但是推出的時間會比人家晚。」經常出現的狀況是,聯電趕上台積電最新製程時,這項新製程也過了價格最高的黃金時期,開始降價;同樣投入先進製程,聯電就要花更多時間,才能把投資在研發和建置產能的錢收回來。

就以28nm為例,這是當前晶圓代工產業最賺錢的服務,聯電是少數緊追在台積電之後開發出28nm製程的公司;但只要聯電一追上,台積電的28nm就改版,「每次改版,客戶就會改用新製程,」聯電只好再投資一次,台積電光是用這個方式,就已經「累死對手」。

「我們到了不能不改變的時候。」王石直言,一個最明顯的指標是,由於過去的過度投資,聯電必須要維持產能利用率高達9成以上,才能夠賺錢,「我們的EPS(每股稅後純益)是用力擰毛巾擠出來的,」他認為,「以前我們是用犧牲獲利,來換取營收成長。」

「但不繼續追趕先進製程,是不是對的決定?」為了回答這個問題,王石在公司內部已經追蹤了好幾年;他發現,破解台積電「累死對手」策略的關鍵,是用理性和紀律,扎實地建立聯電在市場上的影響力和財務紀律。

台積電最新技術藍圖:7nm量產,5nm試產

據《EE Times》報導,台積電在美國矽谷舉行的年度技術研討會上宣佈其7nm製程進入量產,並將有一個採用極紫外光微影(EUV)的版本於明年初量產。該公司也透露了5nm節點的首個時間表,以及數種新的封裝技術選項。

台積電繼續將低功耗、低洩漏電流製程技術往更主流的22/12nm節點推進,提供多種特殊製程以及一系列嵌入式記憶體選項;同時,該公司也積極探索未來的電晶體結構與材料。整體看來,這家全球晶圓代工龍頭預計今年可生產1,200萬片晶圓,研發與資本支出都有所增加;台積電也將於今年開始在中國南京的據點生產16nm FinFET製程晶片。

TSMC Nanjing

台積電南京廠外觀設計圖
(來源:EE Times)

台積電已經開始量產的7nm製程,預期今年將有50個以上的設計案投片(tap out),包括CPU、GPU、AI加速器晶片、加密貨幣採礦ASIC、網路晶片、遊戲機晶片、5G晶片以及車用IC。該製程節點與兩個世代前的16FF+製程相較,能提供35%的速度提升或節省65%耗電,閘極密度則能提升三倍。

將採用EUV微影的N7+節點,則能將閘極密度再提升20%、功耗再降10%,不過在速度上顯然沒有提升──而且這些進展需要使用新的標準單元。台積電已經將所謂的N7+節點基礎IP進行矽驗證,不過數個關鍵功能區塊還得等到今年底或明年初才能準備就緒,包括28-112G serdes、嵌入式FPGA、HBM2與DDR 5介面。

展望未來,台積電預計在2019上半年展開5nm製程風險試產,鎖定手機與高性能運算晶片應用;相較於第一版不採用EUV的7nm製程,5nm節點的密度號稱可達1.8倍,不過功耗預期只降低20%、速度約增加15%,採用極低閾值電壓(ELTV)技術則或許能提升25%,但該公司並未提供ELTV技術的細節。