晶圓代工大廠——台積電和三星爭相較勁先進製程,究竟誰能最先推出首款採用極紫外光(EUV)微影技術製造的7奈米晶片?

繼台積電(TSMC)於本月初投片採用EUV微影技術的首款7+奈米晶片後,三星電子(Samsung)也宣佈投片並逐步量產多款7奈米(nm) EUV晶片。為了迎頭趕上台積電的生態系統,三星還將大力支持其IP和EDA基礎設施,並詳細介紹其封裝能力。

在本週於美國矽谷舉行的Samsung Tech Day上,三星宣佈採用EUV的7奈米LPP (Low Power Plus)製程研發完成,正式進入商用化量產,未來也將在此技術基礎上朝5nm、3nm前進。此外,三星並宣佈出樣基於其16-Gbit DRAM晶片的256-GByte RDIMM,並計劃採用內建賽靈思(Xilinx) FPGA的固態硬碟(SSD)。

不過,7nm商用化量產還是此次活動的亮點,再加上該公司內部開發的EUV光罩檢測系統,正象徵著三星的一個發展里程碑。

相較於其10nm節點,三星的7LPP製程能縮小多達40%的晶片面積,速度提高20%,並降低50%的功耗。此外,三星表示目前擁有50家代工合作夥伴,包括Ansys、Arm、Cadence (擁有7nm數位和類比設計流程)、Mentor、Synopsys和VeriSilicon,均表示採用7nm製程投片。

據稱7LPP製程吸引了多方的興趣,包括網路巨擘、網路公司和高通(Qualcomm)等手機供應商等客戶。然而,三星預計最早要到明年年初之後,才可能會有客戶發佈相關消息

三星代工行銷總監Bob Stear表示,自今年初華城S3廠引進EUV設備以來,EUV系統一直維持在支援250W光源。目前的功率級可將產量提高到生產1,500片晶圓/天。他說,從那以後,EUV系統逐漸可達到280W峰值,而三星的目標是進一步提高功率到300W

Samsung S3 EUV fab 三星華城S3廠EUV產線(來源:Samsung)

Stear指出,相較於傳統氟化氬(ArF)系統需要五層光罩,EUV所需的層數較少,因此降低了成本而使得良率提升。不過,該技術節點在前段製程(FEOL)仍然需要進行多重曝光。

三星開發了自家的系統,用於比較並調整預期和實際的光罩圖案,以加速其EUV投產。由於目前尚不清楚它是否與典型的第三方檢測系統一樣自動化,VLSI Research執行長G. Dan Hutcheson認為它更像是一套光罩檢查系統。

三星預計其7nm節點將在今年年底前通過Grade 1 AEC-Q100汽車標準。在封裝方面,三星正在開發一種重分佈層(RDL)中介層,可在單個元件上安裝多達8個高頻寬記憶體(HBM)堆疊。該公司並致力於在基板中嵌入被動元件,以節省資料中心晶片的空間。

Samsung-Stear-EUV 三星代工行銷總監Bob Stear展示三星S3廠生產的7nm EUV晶圓(來源:EE Times)

EUV光罩護膜可能延遲5nm?

市場研究機構International Business Strategies (IBS)執行長Handel Jones說,三星和台積電在7nm階段都可能只將EUV用於兩個晶片層,因為光罩護薄還在開發中,因此至今還未能使用。到了5nm時,他們很可能將EUV擴展至6層,但這至少要到2021年後了,屆時的光罩護膜將有足夠的耐用性和光傳輸能力。

Jones說:「三星大約提前了六個月採用EUV製程,因為他們一直在DRAM和邏輯製程中使用這一系統,但台積電在使用IP和工具方面處於領先地位,而且也有更多的客戶合作關係,如超微(AMD)、蘋果(Apple)、海思(HiSilicon)和輝達(Nvidia)等。」

另一位分析師表示,思科(Cisco)原本是IBM代工業務的客戶,目前正與台積電合作開發7nm產品。而高通的7nm設計預計將分別交由台積電和三星代工。

儘管如此,Jones預測這家韓國巨擘的營收可望在今年達到900億美元,甚至到2027年可能超過1,500億美元。從三星記憶體業務的成長力道來看,Jones估計其DRAM和NAND銷售將分別達到50%的和45%的佔有率。

三星可望順利在明年6月之前開始量產5nm和4nm節點,在相同的技術基礎上實現突破性的進展。Stear說,這一製程節點的PDK預計在今年年底前發佈,並將在S3廠旁為EUV打造另一條產線。

這三種製程節點將使觸點更接近並最終移動到閘極上方,以增加密度並減少金屬間距。這是英特爾(Intel)先前針對其10nm節點所討論的一種方法,但尚未量產。

Stear說:「我們正逐步處理閘極上觸點(contact-over-gate)。正如有些人發現的,這是一個難以解決的問題。」

三星於今年5月宣佈計劃轉向閘極全環(gate-all-around;GAA)電晶體,或稱為奈米片,用於3nm節點。其目標在於將標稱電壓降至新低點,以持續降低功率。預計在今年六月就能提供用於3nm節點的第一版0.1 PDK。

Samsung-packages 三星介紹內部開發的一系列封裝技術進展

記憶體發展藍圖

在其核心記憶體業務方面,三星表示開始出樣採用其16-Gbit晶片製造的256GB RDIMM。這些儲存卡能以高達3,200MHz的DDR4速度運行,支援50ns讀寫,應該可以在今年年底前投產。

這些記憶體晶片採用一年前發佈的1y奈米製程製造。但未來1y製程是否導入EUV,目前尚不清楚。然而,三星DRAM開發主管Seong Jin Jang指出,後續的1z和1a製程節點將越來越廣泛地使用EUV。

三星並展示在AMD EPYC伺服器上運行的八個DIMM。相較於其現有的128GB卡在225W時提供380萬次運算/秒,這些DIMM則能在170W時達到每秒320萬次運算。

最終,三星的目標是將DIMM提高到768GBytes,最終在於使HBM資料速率從目前的307GB/s提高到512GB/s。他並補充說,GDDR6繪圖記憶體將從目前的18Gbits/s提高到22Gbits/s,而LPDDR記憶體功耗則將從24mW/GB降至12mW/GB,但他並透露何時實現。

此外,三星宣佈計劃採用嵌入式Xilinx Zynq FPGA的智慧SSD,將性能提升2.8倍至3.3倍。這些裝置適用於各種資料庫、AI、視訊和儲存等應用。

該公司表示,該SSD將提供一種更易於擴展性能的方法,而不必再採用標準FPGA搭配獨立加速器的作法。目前仍在原型階段的這些SSD產品將採用各種密度和中階FPGA。

Samsung-smart-SSD 三星所謂的智慧SSD目前都還只是原型,並未透露任何規格或何時推出

編譯:Susan Hong

(參考原文:Samsung Ramps 7nm EUV Chips,by Rick Merritt)