最終改變我們日常生活方式的轉捩點可能難以預測(圖1)。例如,BlackBerry個人數位助理(PDA)的出現,由於將傳統桌面應用程式移植到可塞進口袋中的全天候行動裝置,從此改變了商務通訊。蘋果(Apple)智慧型手機iPhone挾其創新的App Store進入市場,透過讓第三方開發可執行於手機上的各種應用程式(App),創造出全新的產業。

同樣地,Uber和Lyft的商業模式,取代了長久以來的計程車出租業務,而像Netflix和Pandora等公司則徹底改革了為消費者提供視訊和音樂的方式和客製化。從自拍到來自全球各地的活動即時視訊,手機攝影機也讓我們觀看這世界的方式發生改變。

Mentor 3D IC P1 創新技術以令人意想不到的方式改變商業模式和社會實踐

在IC設計市場中是否能看到類似的轉變?3D IC市場如今發展到哪裡了?還必須克服哪些技術挑戰?3D IC的成功如何為半導體產業帶來新商業模式?

當代3D IC的生產

系統單晶片(SoC)設計基礎架構一直是IC產業的經典。因此,從SoC生產轉向多晶片策略,成為讓大多數公司望而生畏的一大挑戰,因為他們長期依賴且熟悉支援SoC設計流程的現有龐大基礎架構。SoC的設計和驗證流程業已建立,而且也已經被設計師使用了數十年。針對某個製程節點,代工廠提供了一套設計規則,SoC設計人員必須嚴格遵循這些規則,以確保代工廠正確地製造SoC。電子設計自動化(EDA)公司開發自動化流程,用於協助設計人員分析SoC設計,以進行實體驗證、連接性檢查、寄生元件參數擷取,以及佈局後硬體模擬等。

相較於在製程設計套件(PDK)和自動化EDA流程中提供既有且經驗證的SoC基礎設施,目前還沒有為多晶片製程提供類似的標準化產業安全網路。大多數的封裝設計仍由委外組裝與測試(OSAT)公司手動組裝。除了描述預期設計規則的文本文檔案之外,封裝設計和驗證流程通常幾乎少有封裝設計附帶形式簽核要求。因此,用於封裝設計和驗證的EDA工具功能通常也更加簡單。如果少了支援和驗證的自動化設計流程協助,許多傳統的SoC設計公司應該都不願意將3D IC市場視為可行的商業選擇吧!。

正在發生哪些變化?

以早期矽中介層的設計來看,3D IC設計相對複雜、成本高且風險大,因為它們需要多級測試(晶圓、晶片、中介層、元件),出問題的風險很高。隨著扇出晶圓級封裝(FOWLP)等封裝技術出現且日益普及,成本開始急劇下降。封裝設計和驗證過程至今仍然很複雜,但已經能獲利了。

此外,業者現在可以「混搭」現有的晶片IP到單一封裝中,而不必為特定製程從頭開始設計(或重新設計)每個元件。這樣就有可能進一步在專用元件層傳播設計,甚至封裝設計本身。例如,如果傳統的硬IP市場以預先表徵和佈局區塊資料的形式加進SoC,並擴展至為特定代工製程設計實際晶片,或甚至是直接用於較大型多晶片封裝的矽晶片,那麼又會產生什麼影響?

邁向成功的挑戰

挑戰之一仍然在於風險。業者對於不斷成長中的3D IC市場潛力很感興趣,但對於切入3D IC業務卻猶豫不決,因為他們並不熟悉這些業務或缺乏專業知識技術,而且幾乎不存在或很少有標準化的支援。

由於3D IC佈局製造發生在「晶圓級」,因此結合光罩產生的製程,就相當於SoC製造流程。為了確保代工廠或OSAT公司可以製造這些光罩,設計人員必須在多個元件的3D佈局上執行簽核實體驗證。但直到最近,「簽核」(signoff) 3D IC驗證的流程或工具並不存在。

為了提高市場成功的可能性,設計人員還需要一些方法來驗證3D連接性。驗證可確保所有元件按預期連接,並確保訊號時序和功率符合設計規範。現有的商業連接驗證解決方案無法滿足3D IC對於連接能力的要求。

可測試設計(DFT)策略是另一個要考慮的因素。如果組裝好的封裝出現故障形,您如何追溯到導致故障的根本原因?設計人員需要能夠從物理和邏輯層面全方位檢查連接的工具和流程,以便找刑並分析來源問題。

新的封裝驗證技術

針對多晶片製程,我們目前看到代工廠和OSAT公司開發並提供了3D IC封裝設計套件(PDK)元件。此外,還有組裝級設計套件(ADK),一開始通常用於簽核實體驗證和連接驗證(圖2)。實體驗證可經由設計規則檢查(DRC)確保封裝的所有元件都以滿足所有製造要求的方式佈置。連接性驗證至少包括佈局與原理圖(LVS)檢查、寄生參數擷取以及佈局後硬體模擬。隨著3D IC市場擴展,還可以為ADK添加額外的驗證功能,例如熱和/或壓力簽核解決方案等。

Mentor 3D IC P2 封裝驗證必須包括實體和連接性檢查

封裝設計人員還必須為其設計工具提供經過驗證的技術文件,就像當今IC領域中的佈局與佈線(P&R)和客製設計工具一樣。這些檔案的關鍵在於分層映射。封裝設計中的每個元素都必須映射到正確分配的製造層,以確保DRC和電路驗證技術正常運作。

這些ADK的存在還使得EDA公司能夠開發工具和自動化製程流程,以便協助封裝設計人員更快速、更準確地驗證高密度的先進封裝。為了在整個產業創造真正的價值,所有製程都必須獨立於進行組裝的任何特定設計工具,並且必須由封裝組裝或OSAT公司進行驗證。

封裝市場帶來新商機

除了支援自動化設計流程,ADK還能滿足更大的目標——為3D IC打造全新市場模式的潛在商機。

在SoC市場中,代工廠和第三方為SoC提供預先驗證和預先表徵的IP。SoC設計人員根據設計要求將這些IP整合於其設計中,以及100%的信心IP將按照SoC的規定工作。

設計多晶片封裝的公司目前無法獲得類似的預驗證元件——他們必須在內部開發每一個元件。在組裝封裝元件時,他們無法取得任何幫助或性能的擔保,而且也必須自行承擔在製程的任何階段發生錯誤的風險。

如果我們將多晶片組裝中的每個元件視為具有一組專用功能的「小晶片」(chiplet),那麼就可以為這些小晶片開啟更多來源的可能性。然而,最大的問題之一是如何彌合IC設計和封裝設計流程之間的當前差距。如果我們將單個SoC中原有的元件分解為單個磊晶,將它結合至3D IC封裝(圖3)中,該3D IC封裝中的元件可能由不同的公司設計,我們如何確保最終的封裝設計能正常運作?

Mentor 3D IC P3 IC封裝可以使用各種配置,以及由不同供應商設計的多種元件

ADK能夠排除大部份的風險,從而推動多晶片封裝。事實上,3D IC元件的概念已經以現成可用的動態隨機存取記憶體(DRAM)形式,存在一段時間了。封裝設計人員目前可以從專門設計DRAM的設計公司購買到最符合其需求的DRAM。同樣地,憑藉著對於ADK的信心,封裝設計公司理論上也可以將所有的小晶片設計外包給具有特定功能專業的第三方公司。另一方面,這又使得封裝設計人員能夠更專注於更高層次的封裝設計,直接將具有已知和可信賴功能的晶片整合到設計中。

透過ADK,封裝設計人員還可以確認所有晶片都按其製造商認可的方式整合於封裝環境,並提供實現市場成功所需的預期性能。為元件和封裝設計人員提供這一支援力度可望降低故障的風險,有助於增加2.5/3D封裝的使用,並促進產業的發展。這種外包業務模式大致上符合汽車、航太、醫療和智慧城市等產業的系統公司目前已在發展的方向。他們並不會以單一封裝銷售晶片,而是以解決方案的形式銷售,其中可能包括來自不同供應來源整合至單一元件的許多晶片。

迎向未來的挑戰

儘管如此,當我們朝著封裝產業的新模式邁進時,還有一些問題需要思考。最值得注意的是,晶片設計師或製造商如何確保其元件在封裝中的性能和可靠性?相較於針對特定代工製程的IP可在代工廠的協助下進行驗證,晶片則必須在獨立環境下進行驗證,以確保在選擇適於加進封裝中的晶片時,也能夠準確地考慮到它對性能和功率的電氣影響。然而,一旦供應商成功地設計和製造了晶片,他們就會根據已知合格晶片(KGD)直接進行測試和銷售。

而在此等式的另一邊是如何驗證由KGD組成的組裝實際上可在完全組裝的環境中運作。這是在DFT領域中需要採用新方法之處。我們知道如何為SoC設計測試,但如何在封裝級進行設計測試,甚至在晶片級詳細進行檢查?我們可能需要晶片供應商之間達成某種程度的協議,其中包括基於特定標準的測試。

雖然還有工作尚待完成,但我們似乎正處於3D IC設計領域中真正令人興奮位置。想想看,以一支專注於特定機上盒(STB)設計的晶片設計團隊為例,如果完成的晶片無法與其他STB中使用的對手晶片競爭,那麼他們投入的時間、精力和資源可說是浪費掉了。相反地,如果他們專注於設計可以整合到許多資訊娛樂系統中的晶片(圖4),就能明顯地開闢更多潛在市場!現在,他們還有機會開闢選擇性的利基市場,不僅能降低風險、擴大整體市場,還可讓他們更有效率地競爭。

Mentor 3D IC P4 根據目標市場的需求,將晶片整合至各種IC封裝中

在3D IC領域中發生的變化可能只是IC產業重大轉捩點的開始。透過打造讓IC設計公司能夠支援新業務模式的工具和製程,提供經驗證的晶片元件以包含於3D IC封裝中,為半導體產業開啟了新市場策略的可能性,從而推動3D IC市場進一步創新與擴展。

編譯:Susan Hong

(參考原文: Is 3D IC The Next Big Profit Driver for Chip Industry?,by John Ferguson, Director of Marketing for Calibre DRC Applications at Mentor)