行動、高效能運算(HPC)、汽車和物聯網(IoT)扮演未來半導體產業四大成長引擎,而人工智慧(AI)和5G技術是推動上述應用成長的關鍵因素。效能、耗能、尺寸及成本已成為這些中高階應用共同面臨的挑戰,故具高度晶片整合能力的先進封裝技術便被視為後摩爾時代下延續半導體產業發展的動能。

根據Yole Développement的報告指出,扇出封裝技術與3D晶片堆疊封裝技術2021年以前皆將分別以43%及49%的年複合成長率成長。今年SEMICON Taiwan國際半導體展期間所舉辦的系統級封測國際高峰論壇(SiP Global Summit)匯聚了半導體產業先進封裝領域多位重量級講師,從多元面向探討半導體先進封裝最新技術發展及市場趨勢。

聯發科副總經理高學武於論壇中指出,隨先進製程節點持續向下微縮,IC設計業者所面臨之設計周期與成本也隨之大幅提升;以以7奈米(nm)的鰭式場效電晶體(Fin Field-effect transistor;FinFET)為例,7奈米的設計週期是28奈米的兩倍,設計成本超過3億美元,5奈米更將突破5億美元。因此,在面對同一晶片內不同電路間要求訊號路徑更小(Small Loop)、更大頻寬(More Bandwidth)、更低耗電(Less Power Consumption),晶片尺寸更薄與更小,SiP系統級封裝技術將有機會解決間距(Finer Pitch)、訊號與電源完整性(Signal/Power Integrity)、散熱(Thermal)、整合性(Integration)以及成本控制等挑戰。

台積電整合連結與封裝副總經理余振華也分享,台積電的整合型扇出(Integrated Fan-Out;InFO)封裝技術可提供最具競爭力的尺寸、輻射防護、成本和效能表現,適用於低功耗、良好散熱、緊湊尺寸和高頻寬的行動通訊應用;而將邏輯晶片和DRAM放在矽中介層(Interposer),然後封裝在基板上的CoWoS(Chip on Wafer on Substrate)技術,則適用於針對高效能運算應用,如雲端AI運算與網路資料中心等;未來也將整合上述兩個技術發展系統級整合晶片SoICs (System on Integrated Chips)。

鈺創科技董事長暨創辦人盧超群則表示,許多異質性的晶片將整合在同一個封裝中,包括邏輯電路(Logic)、射頻(RF)電路、MEMS(微機電)、感測器(Sensor)等,透過與AI、物聯網或5G等技術,可延長摩爾定律經濟,讓半導體產業持續前進,異質整合將成常態。

日月光集團副總經理洪志斌則提出新3C定義。「蒐集」(Collect),包括生物感測、光達/雷達、動作/手勢、光/影像、聲音辨識等;「連結」(Connect),包括毫米波、4G/5G、WiFi、低功耗藍牙、有線通訊/矽光子(Si Photonics)等;及「運算」(Compute),包含AI與機器學習(Machine Learning)、網路/伺服器處理器、下世代記憶體、車用MCU與通用性MCU等。而受到這些新興應用的驅使,先進封裝技術的發展也以效能、尺寸、功耗、成本為導向。以SESUB(Semiconductor Embedded in substrate)為例,封裝尺寸約縮小80%、散熱改善9%、電與光學特性改善5%。

*以上內容節錄於**半導體前進未來的動力:異質整合 *SiP Global Summit 2018系統級封測國際高峰論壇會後花絮 () ()

SEMI (國際半導體產業協會)將與IEEE攜手共同管理「異質整合技術藍圖 (Heterogeneous Integration Roadmap;HIR)」,以建立一個競爭前的技術藍圖,擘劃異質整合技術的長期願景,並找出其挑戰以及可能的解決方案。同時,SEMI 也將持續規劃先進封裝相關活動與技術工作小組,連結產業上下游供應鏈,加速技術與市場資訊交流與發展。SEMI也將於2018年11月27日於新竹喜來登舉辦先進封裝產業小聚,以異質整合與產業供應鏈管理議題為主軸,邀請業界高階主管共襄盛舉。詳細資訊及活動報名(連結)。