英特爾(Intel)創辦人Robert Noyce和Gordon Moore為半導體產業帶來了兩項重要傳承。其一是「摩爾定律」(Moore’s Law)——眾所週知,但卻經常被誤解。其次是平面積體電路(IC)。另一位積體電路發明人Jack Kilby在2000年獲得諾貝爾獎時曾經說,「如果Noyce還活著的話,一定會和他一起因為積體電路而共享諾貝爾獎的榮耀。」

Noyce和Moore為業界帶來重大發明——商用電晶體和積體電路——雙極性接面電晶體(BJT)以及平面積體電路技術,並成立了第一家公司——快捷半導體(Fairchild Semiconductor)。當他們離開Fairchild後成立了英特爾,致力於打造高密度記憶體以及低功耗邏輯晶片——全新的金屬氧化物半導體場效電晶體(MOSFET),並引領第二次的產業轉型。

這些晶片僅使用一種MOSFET的電晶體類型(p型或n型),具有三種電源電壓(+12V、0V或接地以及-5V)。然而,相較於使用雙極性接面電晶體製造的積體電路,他們仍然具有更低的功率以及更高的密度。

在那個時代,還沒有像當今所熟知的CMOS等互補式MOSEFET (n型和p型)單晶片整合技術。一直到15年後,大約在1980年代初,儘管CMOS積體電路較複雜且製造成本高,但由於降低功耗的需求,CMOS整合電路成為英特爾與業界打造邏輯晶片與記憶體晶片的選擇。

眾所周知,當今的高性能運算資料中心消耗朋大量的電力,而行動運算晶片則受到能量供應以及電池壽命的限制。這兩個細分市場目前都受到每一代CMOS製程電源電壓微縮速度放緩的挑戰。

針對可以使用平行運算的應用(例如繪圖和平行演算法),我們利用多核心處理途徑來降低功耗。這正是英特爾在2005年採取的所謂「向右轉」(right-hand turn)策略。

當然還有一些應用無法實現平行化,因此被稱為單執行緒應用。此外,透過互連走線在記憶體與運算邏輯之間來回移動資料的能量,成為最主要的運算功耗來源。

從1990年代起,業界逐步為每一製程世代提高3倍的CMOS邏輯開關能效。這主要是透過Dennard微縮定律實現的——該定律規定在每個新的製程世代,MOSFET閘極的長度和寬度、電源電壓和閘極氧化層的厚度都減少0.7倍。

從5V降至1.25V,大約有三分之二的開關能量改善就來自於每一製程世代微縮0.7倍的電源電壓(V)。遺憾的是,Dennard微縮定律在2003年130奈米(nm)節點時止步。之後,每一世代的開關能源降低幅度因此減少了。

由於MOSFET在關斷狀態的漏電流限制,因而不可能再降低30%的電源電壓。CMOS電晶體可以被開啟或關斷的程度,取決於電子熱能分佈的物理限制特性——在室溫下每10倍電流變化受限於60mV。這種效應被稱為Boltzmann Tyranny。

由於Dennard微縮在2003年左右結束,其後每一代新製程中的功率密度不再保持趨近於恆定,而是必須透過減慢或限制CPU時脈頻率增加,從而克服功率密度增加的挑戰。

使用多個平行處理核心,就能提高運算性能。由於摩爾定律仍持續進展,而且使CMOS技術能夠在每代製程提高約2倍的電晶體密度,從而降低了每一世代中的每個電晶體成本。這是摩爾定律的基本前提。

Intel, Scaling ALU

英特爾製程技術世代中,32位元算術邏輯單元的能量與延遲比較(來源:Intel)

自Dennard微縮結束後,英特爾與業界持續創新並致力於延續摩爾定律,引領業界走向所謂的MOSFET材料和元件結構微縮的時代:

  • 在90nm節點應變通道,以提高通道遷移率
  • 在45nm節點使用高k閘極電介質,以減少閘極氧化物漏電流
  • 使用FinFET減少短通道在源極—漏極關斷狀態的電晶體漏電流
  • FinFET技術還能以鰭片高度縮小元件面積

展望未來十年,功耗和功率密度將會被視為限制資料中心和行動裝置運算性能提升的因素。我們將再次面臨挑戰,就像1980年代使用80386處理器時的情況一樣——運算性能受到功耗或熱的限制,但事實上,這些問題最終都透過晶片封裝技術改善了。

在面臨這一挑戰時,英特爾曾經將微處理器製造技術從僅使用n通道MOSFET改變為採用互補n型和p型MOSFET的CMOS,在同一製程技術中提供了兩種電晶體。

在接下來的系列文章中,我們將繼探索在CMOS持續微縮過程的限制因素,以及如何引導業界走向克服挑戰之路。

編譯:Susan Hong

(參考原文:Transistors Keep Moore’s Law Alive,by Ian Young, Intel)