伺服器和系統設計人員正摩拳擦掌地為其新一代設計做準備,即將從第四代雙倍資料率同步動態隨機存取記憶體(DDR4)過渡到第五代的DDR5伺服器雙列直插記憶體模組(DIMM)緩衝晶片組。其中最重要的考量涉及一些重大的規格變化。預計設計人員將專注於推動伺服器設計進展的六項重大轉變(見表1)。

major-changes-for-DDR5

表1:DDR5的主要變化(來源:Rambus)

這些變革包括資料與時脈速率、VDD (即元件內部工作電壓)、電源架構、通道架構、突波長度以及改善對於更高容量DRAM的支援。這些新的變化也帶來了特殊的設計考量。

主要的變化

DDR4緩衝晶片的最高資料速率為每秒3,200兆次傳輸(MT/s),時脈速率為1.6GHz。DDR5則從低階的3,200MT/s速度開始,並迅速達到6400 MT/s的資料速率和3.2GHz的時脈速率,甚至還在討論超越此規格的更快傳輸速度。因此,速度顯著提高,隨之而來的就是設計挑戰。

VDD或工作電壓是伺服器和系統設計人員將會面對的第二項重大變化。在此,DRAM和緩衝晶片暫存時脈驅動器(RCD)將從1.2V降低到1.1V。這將有助於節省功耗。然而,它也會對DIMM的設計帶來一些挑戰。

因為VDD較低,所以還必須關注於雜訊抗干擾度以及VDD雜訊。訊號容限將會變得更小,因為您現在使用的是1.1V供電而非1.2V;因此,您必須具有良好的DIMM設計以及辨識訊號雜訊的能力。

電源架構是第三項主要的變化。在DIMM上面將配置一個12V的電源管理IC (PMIC),能夠更有效地控制系統的電源負載。將PMIC供電電壓降至1.1V,也有助於提高訊號完整性以及發現雜訊,因為您可以在DIMM更有效地控制電源。

新的DIMM通道架構可能是DDR5的主要功能之一,這就是第四項主要變化。DDR4緩衝晶片DIMM具有72位元匯流排,由64個資料位元和8個ECC位元組成。DDR5的每個DIMM都將會有2個通道,但每個都是32位元加上8個ECC位元,成為2個40位元的通道,這和DDR4支援1個72位元通道的設計也不相同。

但這將有助於高效率。它還使得DIMM設計更加對稱,因為來自每通道的DIMM左側和右側共享RCD。現在,伺服器和系統設計人員在RCD每一側的每個通道上都有5個8位元通道。因此,現在有了2個DIMM通道但只有一個RCD,而且一共有兩組輸出,分別位於A側和B側。

這種新的通道架構添加了其他功能以提升效能。在DDR4中,DIMM的每一側都有 2個來自RCD的輸出時脈;而在DDR5,每一側都將會有4個輸出時脈。這為每個通道提供了一個獨立的時脈,有助於提高時脈訊號的訊號完整性。

第五個主要變化是突波長度。DDR4的突波長度為8,突波斬波長度為4。至於DDR5,其突波長度和突波斬波都將再進一步擴展以增加突發有效載荷,即使使用更窄的通道(32位元vs 64位元)。因為每個DIMM將會有2個通道具有相同或更大的突波有效負載,因而將提高記憶體效率。

DDR5的第六個變化在於改善對更高容量DRAM的支援。使用DDR5緩衝晶片DIMM,伺服器或系統設計人員可以在單晶片封裝中使用高達32Gb的DRAM。 DDR4目前在單晶片封裝中的最大輸出功率為16Gb。DDR5將可支援晶片上錯誤正碼(ECC)、錯誤透明模式、封裝後修復以及讀寫循環冗餘校驗(CRC)模式等功能,以支援更高容量的DRAM。

需要考慮的要點

這些新的變化帶來了因應DDR5更高時脈速度的一些設計考量,因而也引發了新一輪的訊號完整性挑戰。您需要確保主板和DIMM能夠因應更高的訊號速度。此外,在執行系統級模擬時,還必須確定能夠確保在所有DRAM位置的訊號完整性。

好消息是DDR5緩衝晶片改善了從主機記憶體控制器發送命令和位址訊號到DIMM的訊號完整性。發送到2個通道中每個通道的命令位址(CA)匯流排都轉到RCD,然後扇出到DIMM的兩側。RCD有效地減少了主機記憶體控制器的CA匯流排負載。

DDR4設計的主要訊號完整性挑戰在於雙資料速率DQ匯流排...

...繼續閱讀請連結EDN Taiwan網站