在一場於美國矽谷舉行之年度半導體微影技術研討會(編按:SPIE Advanced Lithography)的晚間座談上,工程師們對半導體技術發展前景憂喜參半;他們認為半導體製程藍圖可再延續十年、達到1奈米節點,但也可能因為缺乏新的光阻劑(resist)化學材料,而在3奈米節點之前就遭遇發展瓶頸。

這場座談會試圖輕鬆看待早就被預言的「摩爾定律(Moore’s Law)將死」議題,也凸顯了令人不安的不確定因素,儘管那都是會在新一代晶片發展過程中不斷自然產生的種種挑戰。

目前三星(Samsung)已經開始使用極紫外光(EUV)微影技術生產7奈米元件,台積電(TSMC)也預計在6月開始量產採用EUV微影的強化版7奈米製程(N7+)。而微影設備大廠ASML希望在今年透過升級其EUV系統(3400C)來服務這兩家客戶,並承諾達到每小時170片晶圓的生產速率和90 %以上的稼動率(availability)。

20190409_ASML_NT31P1

ASML計劃在今年升級現有EUV系統。
(來源:ASML)

接下來的一個重大挑戰,是為3奈米節點開發出敏感度更高的光阻劑材料。ASML副總裁Tony Yen表示,現今的化學放大光阻劑(CAR)「對於當前和或許下一代節點來說可用,但我們想要新的平台;」,他指出,CAR的歷史可追溯到1980年代的248奈米微影時代:「現在是時候將重點放在分子光阻劑等新平台上了。」

他補充指出,由於這種關鍵化學材料的市場總值每年不到10億美元,「商業模式需要改變;技術開發能以競爭前(pre-competitive)研發方式進行,再授權給光阻劑供應商。」

但光阻劑製造商FujiFilm的代表Ryan Callahan不贊同這種方式:「為了確保生意的競爭非常激烈,因為誰能領先、誰就會成功,而其他人就沒有機會了...再加上這個市場變得越來越小、有些半導體業者(例如GlobalFoundries)放棄了EUV;因此光阻劑供應商不會組成聯盟合作研發。」

為了推動下一代EUV系統使用的光阻劑研發,比利時研究機構imec和專長雷射技術的美國業者KMLabs宣佈合作建立一個名為AttoLab的實驗室,將嘗試研究光阻劑如何在皮秒(pico-second)和阿秒(attosecond)單位的時間內吸收和離子化(ionize)光子。

imec首席科學家John Petersen 表示:「我們將研究如何理解輻射化學(radiation chemistry)的細節,並與供應商合作尋找新材料,將我們推向下一個境界...我們也將研究量子現象...這是純科學,但新技術可能就來自這類研究;」他共同撰寫了描述新實驗室的報告。

光阻劑是減少半導體製程隨機誤差(random errors),或稱「隨機效應」(stochastics)的一種方式;這個老問題隨著製程技術朝5奈米節點推進,有越演越烈的趨勢。不過ASML的Yen樂觀認為該公司能應付這個影響良率的缺陷。

「隨機效應問題會比193奈米微影時代更嚴重,但可以透過更高的(光)劑量來抵消;」Yen表示:「我們的藍圖已經規劃至500-W系統,功率更高,而高數值孔徑(NA)系統將提供更好的成像品質,因此我們已準備好因應隨機效應問題。」

但imec的度量專家Phillipe Leray對此不太樂觀。「我們必須在短時間內解決這個缺陷挑戰;」他表示:「時間不多了,但我還看不到任何解決方案可能很快出現。」

工程師致力排除所有製程微縮障礙

Arm的研究院士Rob Aitken表示,為了一顆邏輯晶片內的10億個實體觸點之中或許會有一個發生故障的可能性,工程師們正在設法彌補:「已經有幾種解決問題的候選方案。」

有鑑於晶片堆疊技術的成功,Aitken是座談會上呼籲更關注3D架構的與談專家之一;他認為,這類技術需要一種「新的微架構(microarchitecture),因為3D設計的複雜性很高,除了注意到功率與時脈問題會很困難,沒有人做更進一步的研究。」

另外,他表示設計工程師已經準備好從12軌和9軌標準單元(standard cells),轉向僅使用4軌的標準單元以實現製程微縮:「這在幾年前是不可能的,但現在有可能了。」

實際上,相關挑戰非常嚴峻,工程師正將所考量的解決方案範圍,擴大到晶片技術的各個領域。「我們正在看關於先進圖形化(patterning)技術的所有面向,」技術顧問Erik Hosler表示,EUV就是從年度微影技術大會中,由目前他協助監督的先進圖形化方案討論小組中誕生。

Hosler原本在GlobalFoundries擔任EUV技術專家,他指出:「去年,我們將微機電系統(MEMS)以及微光機電系統(MOEMS)技術納入討論,我們將繼續擴大範圍,使這場會議成為一個提出問題的地方...很多有意義的事情正在發生、也會出現某些突破。」

20190409_ASML_NT31P2

工程師們已經在為EUV提供更好的功能方面取得了重大進展。
(來源:ASML)

一直以來,工程師們都在晶片技術藍圖中摸索解決方案;如imec的Leray舉例指出,今日的測試系統不能要求準確性,因此他們就專注在一致性(consistency)。他表示:「有鑑於直接檢測的困難程度,度量是我最大的恐懼...還有很多波長是我們不曾探索的。」

而所有與談專家一致認為,考量到成本和有限的報酬,轉向18吋(450mm)晶圓和9吋光罩是少數幾個不值得鑽研的技術領域之一。美國半導體設備業者Lam Research技術經理Rich Wise表示:「我們在幾年前對18吋晶圓技術投入不少精力,但這需要一個完整的生態系統,不然很難推動改變。」

在座談會最後,兩位主持人做出直率且樂觀的結論。曾在AMD與GlobalFoundries負責微影技術超過30年的Harry Levinson表示:「我們正在取得進展,但我們推斷,當特徵尺寸小於矽原子直徑,由微影技術所推動的製程微縮也會走到終點。」

「極限確實存在,而繞過它們最好的方法是改變典範(paradigm);」資深顧問和微影技術作者Chris Mack表示:「磚牆通常存在我們自己的腦海,但創新可以移動它,然後我們就可以繼續向前邁進。」

本文同步刊登於電子工程專輯雜誌2019年4月號;責編:Judith Cheng

(參考原文: Chip Roadmap Looks Dark, Bumpy ,by Rick Merritt)